特許

J-GLOBAL ID：200903071236997740

CMOS半導体装置及びその製造方法

発明者： 小山 晋
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-067118
公開番号（公開出願番号）：特開2000-269355
出願日： 1999年03月12日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 ゲート絶縁膜に窒素を導入したPチャネルMOSトランジスタとNチャネルMOSトランジスタのそれぞれにおけるトランジスタ特性を改善したCMOS半導体装置とその製造方法を提供する。【解決手段】 シリコン基板上にゲート絶縁膜及びゲート電極が形成され、かつ前記ゲート絶縁膜には窒素が導入されているPチャネルMOSトランジスタとNチャネルMOSトランジスタを含むCMOS半導体装置において、前記ゲート絶縁膜に導入されている窒素の濃度ピークは、前記PチャネルMOSトランジスタではゲート絶縁膜17とシリコン基板11との界面には存在せず(窒素の濃度ピークがシリコン基板との界面よりもゲート電極側に偏位した位置にある)、NチャネルMOSトランジスタではゲート絶縁膜19とシリコン基板11の界面にある。PチャネルMOSトランジスタとNチャネルMOSトランジスタのそれぞれの相互コンダクタンスを改善することが可能となる。

請求項（抜粋）：

シリコン基板上にゲート絶縁膜及びゲート電極が形成され、かつ前記ゲート絶縁膜には窒素が導入されているPチャネルMOSトランジスタとNチャネルMOSトランジスタを含むCMOS半導体装置であって、前記ゲート絶縁膜に導入されている窒素の濃度ピークは、前記PチャネルMOSトランジスタでは前記ゲート絶縁膜と前記シリコン基板との界面には存在せず、前記NチャネルMOSトランジスタでは前記ゲート絶縁膜と前記シリコン基板の界面近傍にあることを特徴とするCMOS半導体装置。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 29/78

FI (4件)：

H01L 27/08 321 D ,  H01L 21/316 M ,  H01L 21/318 C ,  H01L 29/78 301 G

Fターム (39件)：

5F040DA05 ,  5F040DB03 ,  5F040DC01 ,  5F040EB03 ,  5F040EC07 ,  5F040ED01 ,  5F040ED02 ,  5F040ED05 ,  5F040EK01 ,  5F040FA02 ,  5F040FC11 ,  5F040FC14 ,  5F048AA07 ,  5F048AA08 ,  5F048AC03 ,  5F048BB00 ,  5F048BB06 ,  5F048BB07 ,  5F048BB11 ,  5F048BB13 ,  5F048BB17 ,  5F048BE03 ,  5F048BG12 ,  5F048DA18 ,  5F048DA19 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD15 ,  5F058BE03 ,  5F058BF29 ,  5F058BF30 ,  5F058BF55 ,  5F058BF62 ,  5F058BF64 ,  5F058BF65 ,  5F058BH04 ,  5F058BJ01 ,  5F058BJ10

引用特許：

審査官引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-156654   出願人：ソニー株式会社