特許

J-GLOBAL ID：200903071298498332

半導体装置の製造方法

発明者： 菊池 靖浩 ,  廣瀬 憲介 ,  神田 信
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2007-280317
公開番号（公開出願番号）：特開2009-111060
出願日： 2007年10月29日
公開日（公表日）： 2009年05月21日
要約：

【課題】複数のチップ領域の電気的特性を検査する工程を含む半導体装置の製造技術において、製造歩留まりを向上させる。【解決手段】ウェハの主面に配列した複数のチップ領域の中から、基準チップ領域を選定し(工程101)、その後、複数のチップ領域に複数の半導体素子および配線を形成する工程102および工程103の際に、基準チップ領域における最上の配線である基準導体膜を、そのパターン形状が、他の複数のチップ領域における最上の配線のパターン形状と異なるようにして形成し、その後、基準チップ領域の位置を半導体基板上の基準アドレスとして特定し(工程104)、その基準アドレスをもとに他の複数のチップ領域にそれぞれアドレスを決め(工程105)、電気的特性を順に検査し(工程106)、複数のチップ領域を選別する(工程106)。【選択図】図1

請求項（抜粋）：

(a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有し、前記第1主面に配列した複数のチップ領域を有する半導体基板を準備する工程と、 (b)前記複数のチップ領域の中から、基準チップ領域を選定する工程と、 (c)前記半導体基板上における前記基準チップ領域の位置を、前記半導体基板上の基準座標として特定する工程と、 (d)前記基準座標をもとにして、前記基準チップ領域以外の前記複数のチップ領域の個々の位置座標を決める工程と、 (e)前記基準チップ領域以外の前記複数のチップ領域の電気的特性を順に検査する工程と、 (f)前記電気的特性の検査結果に基いて、前記複数のチップ領域を選別する工程とを有し、 前記基準チップ領域の最上の配線層である基準導体膜のパターン形状は、前記基準チップ領域以外の前記複数のチップ領域とは異なることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/66 ,  H01L 21/822 ,  H01L 27/04

FI (4件)：

H01L21/66 Y ,  H01L21/66 B ,  H01L27/04 D ,  H01L27/04 T

Fターム (19件)：

4M106AA01 ,  4M106AA02 ,  4M106AA07 ,  4M106AB17 ,  4M106AB18 ,  4M106BA01 ,  4M106CA01 ,  4M106DJ19 ,  4M106DJ27 ,  5F038CA11 ,  5F038CD10 ,  5F038CD18 ,  5F038DT13 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ19 ,  5F038EZ20

引用特許：

出願人引用 (2件)

• 特開昭60-246645号公報
  
• チツプ位置の認識方法
  公報種別：公開公報   出願番号：特願平3-294983   出願人：日本電気株式会社