特許

J-GLOBAL ID：200903071304271183

カードコントローラ

発明者： 辻 秀貴
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-182254
公開番号（公開出願番号）：特開2008-009919
出願日： 2006年06月30日
公開日（公表日）： 2008年01月17日
要約：

【課題】データの更新を高速化できるカードコントローラを提供すること。【解決手段】2ビット以上のデータを保持可能なメモリセルを含むメモリブロックBLKを複数備え、前記メモリブロックBLK単位でデータが消去される半導体メモリ11にデータを書き込むカードコントローラ12であって、第1データを受信するホストインタフェース21と、前記第1データの管理情報41を含む第2データを、前記メモリブロックBLKn内に対して、前記2ビットのうちの下位ビットのみを用いて書き込む演算処理装置22とを具備し、前記演算処理装置22は、前記第2データが更新される度に同一の前記メモリブロックBLKnに順次書き込み、前記メモリブロックBLKnにおける最新の前記第2データを異なる前記メモリブロックBLK0に対して前記下位ビットのみを用いて書き写す。【選択図】 図7

請求項（抜粋）：

各々が少なくとも2ビット以上のデータを保持可能な複数の不揮発性のメモリセルを含むメモリブロックを複数備え、且つ前記メモリブロック単位でデータが消去される半導体メモリにデータを書き込むカードコントローラであって、 ホスト機器に接続可能とされ、前記ホスト機器から第1データを受信するホストインタフェースと、 前記ホストインタフェースで受信した前記第1データの前記半導体メモリ内における管理情報を含む第2データを、前記メモリブロック内の前記メモリセルに対して、前記2ビットのうちの下位ビットのみを用いて書き込む演算処理装置と を具備し、前記演算処理装置は、前記第2データが更新される度に同一の前記メモリブロックに前記第2データを順次書き込み、且つ 前記メモリブロックにおける最新の前記第2データを、異なる前記メモリブロックにおける前記メモリセルに対して、前記下位ビットのみを用いて書き写す ことを特徴とするカードコントローラ。

IPC (4件)：

G06F 12/00 ,  G06F 12/02 ,  G06K 19/07 ,  G06F 3/08

FI (6件)：

G06F12/00 560A ,  G06F12/00 542L ,  G06F12/00 597U ,  G06F12/02 510A ,  G06K19/00 N ,  G06F3/08 C

Fターム (16件)：

5B035AA02 ,  5B035BB09 ,  5B035BB11 ,  5B035CA11 ,  5B035CA29 ,  5B060AA02 ,  5B060AA06 ,  5B060AA20 ,  5B065BA09 ,  5B065CA16 ,  5B065CC08 ,  5B065CH18 ,  5B065CS01 ,  5B065EA34 ,  5B082CA01 ,  5B082JA08

引用特許：

出願人引用 (1件)

• 記憶装置
  公報種別：公開公報   出願番号：特願2004-194328   出願人：株式会社東芝