特許

J-GLOBAL ID：200903071311021222

半導体装置およびその製造方法

発明者： 田口 充 ,  駒井 尚紀
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-071297
公開番号（公開出願番号）：特開2000-269215
出願日： 1999年03月17日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 溝配線で用いる窒化タンタル等のバリアメタル層の圧縮応力により有機絶縁体材料が変形され、溝配線で用いる溝が変形して、溝内へのシード層の形成が不十分となるために生じる電解めっきでの導電体の埋め込み不良を解決して、配線信頼性の向上を図ることを課題としている。【解決手段】 基板11上の第2の絶縁膜15に形成した溝16と、その溝16の少なくとも内壁に形成したバリアメタル層17と、そのバリアメタル層17を介して溝16の内部に埋め込まれてなる溝配線18とを有する半導体装置において、溝配線18から所定間隔以内の第2の絶縁膜15にかつその溝18にそって連続的もしくは断続的に凹部19が形成されているものである。

請求項（抜粋）：

基板上の有機材料からなる絶縁膜に形成した溝と、前記溝の少なくとも内壁に形成したバリアメタル層と、前記バリアメタル層を介して前記溝の内部に埋め込まれてなる溝配線とを有する半導体装置において、前記絶縁膜における前記溝配線の周辺に凹部が形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/28 301

FI (2件)：

H01L 21/88 K ,  H01L 21/28 301 R

Fターム (47件)：

4M104BB04 ,  4M104BB32 ,  4M104DD03 ,  4M104DD08 ,  4M104DD37 ,  4M104DD52 ,  4M104DD65 ,  4M104DD72 ,  4M104EE18 ,  4M104FF06 ,  4M104FF11 ,  4M104FF13 ,  4M104FF17 ,  4M104FF22 ,  5F033HH11 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ32 ,  5F033KK11 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM17 ,  5F033NN06 ,  5F033NN07 ,  5F033PP17 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033RR04 ,  5F033RR21 ,  5F033SS15 ,  5F033SS22 ,  5F033UU04 ,  5F033VV01 ,  5F033WW01 ,  5F033WW09 ,  5F033XX00 ,  5F033XX01 ,  5F033XX19 ,  5F033XX25

引用特許：

審査官引用 (3件)

• 配線形成方法
  公報種別：公開公報   出願番号：特願平7-065785   出願人：富士通株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-015914   出願人：株式会社東芝
• 半導体集積回路装置およびその製造方法ならびに設計方法
  公報種別：公開公報   出願番号：特願平10-033388   出願人：株式会社日立製作所