特許

J-GLOBAL ID：200903071326423483

半導体装置

発明者： 鈴木 隆司 ,  上杉 勉 ,  戸倉 規仁
出願人/特許権者： 株式会社豊田中央研究所 ,  株式会社デンソー
代理人 (1件)： 布施 行夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-383440
公開番号（公開出願番号）：特開2002-184985
出願日： 2000年12月18日
公開日（公表日）： 2002年06月28日
要約：

【要約】【課題】 縦型MOS電界効果トランジスタの高耐圧化を図ること。【解決手段】 縦型MOS電界効果トランジスタ1は、P-型シリコン単結晶領域15とN型シリコン単結晶領域17とが、シリコン基板上で交互に並んだ構造である、スーパージャンクション構造部13を備えている。電極部31は、スーパージャンクション構造部13の終端13b1と距離を設けた位置にあり、かつ、周辺部13bを構成するP型シリコン単結晶領域15(15a)と電気的に接続されている。

請求項（抜粋）：

縦型半導体素子を備えた半導体装置であって、第1導電型の半導体基板と、電極部と、前記半導体基板と前記電極部との間に位置し、第1導電型の第1半導体領域と第2導電型の第2半導体領域とが、前記半導体基板上で交互に並ぶ構造部と、を備え、前記半導体基板と前記第1半導体領域とは電気的に導通され、前記構造部は、前記縦型半導体素子の形成部と、前記形成部の周辺に位置し、前記構造部の終端を含む周辺部と、を含み、前記電極部は、前記構造部の終端と距離を設けた位置にあり、かつ、前記周辺部を構成する前記第2半導体領域と電気的に導通されている、半導体装置。

IPC (3件)：

H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653

FI (4件)：

H01L 29/78 652 H ,  H01L 29/78 652 N ,  H01L 29/78 652 S ,  H01L 29/78 653 C

引用特許：

審査官引用 (1件)

• 電力用半導体素子及び半導体層の形成方法
  公報種別：公開公報   出願番号：特願平11-073282   出願人：株式会社東芝