特許
J-GLOBAL ID:200903071446709330
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
野河 信太郎
公報種別:公開公報
出願番号(国際出願番号):特願2000-167644
公開番号(公開出願番号):特開2001-351896
出願日: 2000年06月05日
公開日(公表日): 2001年12月21日
要約:
【要約】【課題】 微細でアスペクト比の大きな接続孔のエッチングを均一かつ再現性よく行う半導体装置の製造方法を提供することを課題とする。【解決手段】 下層配線層および層間絶縁膜をこの順で有し、下層配線層上の層間絶縁膜に接続孔を有する半導体装置において、接続孔を形成するに際して、層間絶縁膜上にフォトレジスト層を形成する工程、フォトリソグラフィー法により、フォトレジスト層に、底部に層間絶縁膜が露出する接続孔形成用の開口部と底部に層間絶縁膜が露出しないダミー接続孔形成用の開口部を形成する工程とを含むことを特徴とする半導体装置の製造方法により上記の課題を解決する。
請求項(抜粋):
下層配線層および層間絶縁膜をこの順で有し、下層配線層上の層間絶縁膜に接続孔を有する半導体装置において、接続孔を形成するに際して、層間絶縁膜上にフォトレジスト層を形成する工程、フォトリソグラフィー法により、フォトレジスト層に、底部に層間絶縁膜が露出する接続孔形成用の開口部と底部に層間絶縁膜が露出しないダミー接続孔形成用の開口部を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/3065
, H01L 21/768
FI (2件):
H01L 21/302 J
, H01L 21/90 A
Fターム (17件):
5F004AA05
, 5F004DA02
, 5F004DA23
, 5F004DA27
, 5F004DB03
, 5F004DB26
, 5F004EA21
, 5F004EB01
, 5F033QQ09
, 5F033QQ12
, 5F033QQ37
, 5F033RR04
, 5F033SS04
, 5F033SS13
, 5F033VV01
, 5F033XX00
, 5F033XX04
引用特許: