特許
J-GLOBAL ID：200903071453821897
トランジスタ及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
石島 茂男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-055387
公開番号（公開出願番号）：特開2001-244462
出願日： 2000年03月01日
公開日（公表日）： 2001年09月07日
要約：
【要約】【課題】トランジスタの導通抵抗が低くなる技術を提供する。【解決手段】本発明のパワーMOSFET1では、ポリシリコンゲート27の下方に、低濃度不純物がドープされたポリシリコンからなる半導体材料22が配置されている。このため、空乏層は、ポリシリコンゲート27の下方の半導体材料22の内部まで広がり、ドレイン層12の表面から半導体材料22の底面までの深さで電界強度が一定になる。このため、ある深さに集中的に強い電界が加わらないので、電界強度は従来に比して小さくなり、トランジスタ1の耐圧が高くなる。 従って、従来のように高い耐圧を確保するために、ドレイン層12の不純物濃度を低くする必要がないので、ドレイン層12の不純物濃度を従来に比して高くすることができ、トランジスタ1の導通抵抗を小さくすることが可能になる。
請求項（抜粋）：
第1導電型のドレイン層と、前記ドレイン層上に配置され、前記第1導電型とは異なる導電型である第2導電型の反対導電領域とを有する半導体基板と、前記ドレイン層内の一部に配置され、前記第2導電型の不純物物質を含有するポリシリコンと、前記半導体基板の前記反対導電領域側から形成され、前記ポリシリコンに達するゲート孔と、前記ゲート孔の内周面に位置し、前記ドレイン層と前記反対導電領域とソース領域とに亘って配置されたゲート絶縁膜と、前記ゲート絶縁膜に密着し、前記ポリシリコンと絶縁された状態で、前記ゲート孔内に配置されたゲート電極膜と、前記反対導電領域内に形成され、前記ゲート孔に隣接した位置の前記半導体基板の表面に形成された第1導電型のソース領域とを有することを特徴とするトランジスタ。
IPC (3件)：
H01L 29/78 653
, H01L 29/78 652
, H01L 29/78
H01L 29/78 653 C
, H01L 29/78 652 G
, H01L 29/78 652 S
