特許

J-GLOBAL ID：200903071522491098

プログラマブル論理回路装置およびプログラマブル論理回路の再構築方法

発明者： 菅野 伸一 ,  樽家 昌也 ,  大根田 拓 ,  小川 陸
出願人/特許権者： 株式会社東芝
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2004-211480
公開番号（公開出願番号）：特開2006-033579
出願日： 2004年07月20日
公開日（公表日）： 2006年02月02日
要約：

【課題】分岐処理を含んだ回路を構築する場合であっても、スループットの低下を最小限に留めることのできるプログラマブル論理回路装置を提供すること。【解決手段】分岐処理を含んだ回路ブロックを少なくとも1つ有した複数の回路ブロックの各々を動的に構築することができるプログラマブル論理回路10と、その分岐処理によって得られるデータおよびそのデータの出力先となる回路ブロックの識別子とを格納する分岐処理用メモリ31と、分岐処理用メモリ31に格納された識別子のうちのプログラマブル論理回路10上に現在構築されている回路ブロックを示す識別子に関連付けられたデータを優先的にその現回路ブロックに処理させる制御部20と、を備えるプログラマブル論理回路装置100を提供する。【選択図】 図1

請求項（抜粋）：

分岐処理を実行する分岐回路ブロックと、該分岐回路ブロックによって得られるデータに対して複数の処理を選択的に実行する複数の子回路ブロックと、を含む複数の回路ブロックを、動的に切り替えて動作させることが可能なプログラマブル論理回路と、 前記分岐回路ブロックによって得られるデータと該データの出力先となる子回路ブロックの識別子とを対応付けて記憶する記憶部と、 前記プログラマブル論理回路で前記子回路ブロックのいずれかが動作している場合には、前記記憶部に記憶されたデータのうち、当該子回路ブロックの識別子と同じ識別子が対応付けられたデータを、他の子回路ブロックの識別子が対応付けられたデータよりも優先して前記プログラマブル論理回路に処理させる制御部と、 を備えるプログラマブル論理回路装置。

IPC (2件)：

H03K 19/173 ,  G06F 15/82

FI (2件)：

H03K19/173 101 ,  G06F15/82 650A

Fターム (5件)：

5J042BA11 ,  5J042CA00 ,  5J042CA15 ,  5J042CA20 ,  5J042DA04

引用特許：

出願人引用 (1件)

• プログラマブル論理回路装置によるデータ処理方法、プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路再構成方法
  公報種別：公開公報   出願番号：特願2000-014169   出願人：富士ゼロックス株式会社