特許

J-GLOBAL ID：200903071821975387

フラッシュメモリ保護機構,それを用いたフラッシュメモリ制御装置,及びフラッシュメモリ保護方法

発明者： 佐藤 広志
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-310621
公開番号（公開出願番号）：特開平9-152918
出願日： 1995年11月29日
公開日（公表日）： 1997年06月10日
要約：

【要約】【課題】 フラッシュメモリの書き込み中に,電源スイッチを押下し,電源を切断しようとしても,フラッシュメモリの書き込みが終了するまで電源の切断を禁止し,またそれをLEDの表示によりオペレータに知らせることを実現する装置及び方法を提供すること。【解決手段】 スイッチロック機構4を有する電源スイッチ3と,フラッシュメモリ8に対して書き込み制御を行うMPU1と,前記MPU1からフラッシュメモリ8に対して書き込み制御時出力されるバス9とフラッシュメモリ制御信号12をデコードするデコーダ2と,前記デコーダ2からフラッシュメモリ8を書き込み時に出力されるデコード信号10をトリガとして入力し,前記スイッチロック機構4を一定時間単位で動作させ,フラッシュメモリ8のデータの書き換えが終了するまで,前記電源スイッチ3の押下を禁止するタイマ部5と,前記スイッチロック機構4動作時に点灯することにより,フラッシュメモリ8の書き込み中であることをオペレータに知らせる為のLED5とで構成される。

請求項（抜粋）：

スイッチロック機構を有する電源スイッチと,フラッシュメモリに対して書き込み制御を行うMPUと,前記MPUからフラッシュメモリに対して書き込み制御時出力される信号をデコードするデコーダと,前記デコーダからフラッシュメモリ書き込み時に出力される信号をトリガとして入力し,前記スイッチロック機構を一定時間単位で動作させ,フラッシュメモリのデータの書き換えが終了するまで,前記電源スイッチの押下を禁止するタイマ部と,前記スイチロック機構動作時に点灯することにより,フラッシュメモリの書き込み中であることをオペレータに知らせる為のLEDとを備えていることを特徴とするフラッシュメモリ保護機構。

IPC (3件)：

G06F 1/26 ,  G06F 12/16 340 ,  G11C 16/06

FI (3件)：

G06F 1/00 334 C ,  G06F 12/16 340 M ,  G11C 17/00 309 F

引用特許：

審査官引用 (3件)

• プログラム中断再開方式
  公報種別：公開公報   出願番号：特願平4-203442   出願人：株式会社日立製作所
• 特開平2-091854
  
• 特開平4-114218