特許
J-GLOBAL ID：200903071924910186

メモリ制御装置およびメモリアクセス方法

発明者：
田中 祐行

田中 祐行 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (1件)： 小林 将高
公報種別：公開公報
出願番号（国際出願番号）：特願平8-202340
公開番号（公開出願番号）：特開平10-050084
出願日： 1996年07月31日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】 システム状態に応じて発生するメモリ媒体内のガーベージコレクションの実行環境を自在に制限するメモリアクセス環境を構築することである。【解決手段】 フラッシュROM15中で使用中状態のセクタ内のデータをデータ未使用状態のセクタに複写し、該使用中状態のセクタ内のデータを破棄してデータ未使用状態のセクタに遷移させるメモリアクセスの許可または禁止を設定する管理フラグを記憶するDRAM14に記憶された管理フラグの状態を判定してCPU5がフラッシュROM15の各セクタに対する前記メモリアクセスを制御する構成を特徴とする。
請求項（抜粋）：
複数の書き換え可能なセクタを複数ブロック備える記憶媒体の各ブロックに対するデータ書き換えを制御するメモリ制御装置において、前記記憶媒体中で使用中状態のセクタ内のデータをデータ未使用状態のセクタに複写し、該使用中状態のセクタ内のデータを破棄してデータ未使用状態のセクタに遷移させるメモリアクセスの許可または禁止を設定する管理フラグを記憶する記憶手段と、前記記憶手段に記憶された前記管理フラグの状態を判定して前記記憶媒体の各ブロックに対する前記メモリアクセスを制御する制御手段とを有することを特徴とするメモリ制御装置。
IPC (2件)：
G11C 16/06 ,  G06F 12/02 510
FI (2件)：
G11C 17/00 530 B ,  G06F 12/02 510 A
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM