特許

J-GLOBAL ID：200903071934313976

インターフェイス回路

発明者： 佐藤 純桂
出願人/特許権者： モトローラ株式会社
代理人 (1件)： 大貫 進介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-151043
公開番号（公開出願番号）：特開2000-339266
出願日： 1999年05月31日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】 データ・バス等の信号線が長くなると、そのバスが有する抵抗および容量成分により信号遅延が生じる。その遅延による影響を少なくするため、その遅延時間を考慮して処理モジュールが設計される。【解決手段】 バス中にインターフェイス回路13を設け、信号の伝達を制御する。中央処理装置から送られるデータ等についてはインターフェイス回路において遅延させずそのまま拡張バスへ信号を与える。中央処理装置11へ伝送されるデータ信号等についてはインターフェイス回路のラッチ25において所定時間遅延され中央処理装置へ送出される。中央処理装置へのデータ信号のみラッチされるのでインターフェイスの回路規模を抑えることができる。

請求項（抜粋）：

電子装置内に形成された信号線中に介在するインターフェイス回路であって:中央処理装置からデータ・バス上に伝送される第1データ情報を受信し、拡張バス側の前記データ・バスへ遅延させずに前記第1データ情報を送出する第1ドライバ回路;前記信号線中の制御線から制御信号を受信し、拡張側の前記データ・バス上の第2データ情報の伝送を制御するためのデータ・ラッチ信号を生成する制御回路;および前記データ・ラッチ信号に応答して前記第2データ情報を記憶し、第1所定時間経過後にメイン側の前記データ・バスへ前記第2データ情報を送出するデータ・ラッチ回路;から構成されることを特徴とするインターフェイス回路。

IPC (2件)：

G06F 13/36 310 ,  G06F 13/38 310

FI (2件)：

G06F 13/36 310 D ,  G06F 13/38 310 B

Fターム (7件)：

5B061FF07 ,  5B061GG01 ,  5B061RR03 ,  5B077DD05 ,  5B077GG02 ,  5B077GG16 ,  5B077MM02

引用特許：

審査官引用 (2件)

• 特開昭59-178518
  
• バス接続装置
  公報種別：公開公報   出願番号：特願平7-086846   出願人：松下電器産業株式会社