特許
J-GLOBAL ID：200903071991529080
トランジスタの製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-295907
公開番号（公開出願番号）：特開平9-116147
出願日： 1995年10月20日
公開日（公表日）： 1997年05月02日
要約：
【要約】【課題】 素子の性能を確保しつつ高集積化に対応することができるトランジスタの製造方法を提供する。【解決手段】 ゲート電極17の側面にサイドウォール(絶縁膜側壁)23,24を形成した後、全面にポリシリコン層41を厚く形成する。化学的機械研磨(CMP)法によりゲート電極17の上面が露出するまでポリシリコン層41を研磨し、ゲート電極17を挟むソース領域とドレイン領域とを分離絶縁する。次に、ソース・ドレイン領域のN- 型拡散層21,22上のポリシリコン層41中にN型の不純物イオンを注入し、さらに熱処理により、ポリシリコン層41中の不純物イオンをN- 型拡散層21,22中に拡散させ、サイドウォール23,24と自己整合的にN+ 拡散層27,28を形成する。素子分離膜12上のポリシリコン層41はリソグラフィ工程を用いて選択的にエッチング除去し、各素子形成領域間を分離絶縁する。
請求項（抜粋）：
半導体基板上に選択的に素子分離膜を形成する工程と、前記素子分離膜によって相互に分離絶縁された各素子形成領域内にトランジスタ素子を形成した後、全面に導電層を形成する工程と、素子形成領域内の分離絶縁しようとする部分の下地が露出するまで前記導電層を化学的機械研磨法によって研磨する工程とを含むことを特徴とするトランジスタの製造方法。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/304 321
H01L 29/78 301 P
, H01L 21/304 321 S
, H01L 29/78 301 L
