特許

J-GLOBAL ID：200903072003372100

メモリ組込みシステムとそのライトプロテクト方法

発明者： 清水 靖浩
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-004708
公開番号（公開出願番号）：特開2000-207286
出願日： 1999年01月11日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】 ライトプロテクトの機構をファイル盤内部に設け、特定のアドレスに特定のデータパタンを書き込むことでメモリ書き込み解除する方式を提供して更なるメモリのデータ破壊から防止することを課題とする。【解決手段】 CPUを含むCPU盤とファイルを格納するメモリを含むファイル盤とが活線挿抜可能なメモリ組込みシステムにおいて、前記ファイル盤内部に前記メモリの書き込み解除と書き込み禁止とを制御するライトプロテクトを備え、前記CPUから前記ライトプロテクトに特定のアドレスに特定のデータパタンを書き込むことで前記メモリへの書き込みを解除することを特徴とする。前記ライトプロテクトには、前記CPU盤内のCPU監視による前記CPUの状態と、前記活線挿抜を認識する状態と、前記ファイル盤内の電源電圧の状態と、前記活線挿抜を認識する状態との論理和から前記メモリへの書き込みを解除することを特徴とする。

請求項（抜粋）：

CPUを含むCPU盤とファイルを格納するメモリを含むファイル盤とが活線挿抜可能なメモリ組込みシステムにおいて、前記ファイル盤内部に前記メモリの書き込み解除と書き込み禁止とを制御するライトプロテクトを備え、前記CPUから前記ライトプロテクトに特定のアドレスに特定のデータパタンを書き込むことで前記メモリへの書き込みを解除することを特徴とするメモリ組込みシステム。

IPC (2件)：

G06F 12/16 ,  G06F 12/14 310

FI (2件)：

G06F 12/16 B ,  G06F 12/14 310 F

Fターム (14件)：

5B017AA02 ,  5B017BA04 ,  5B017BB03 ,  5B017BB05 ,  5B017CA16 ,  5B018GA04 ,  5B018HA26 ,  5B018MA12 ,  5B018MA16 ,  5B018NA06 ,  5B018QA15 ,  5B018QA20 ,  5B018RA13 ,  5B018RA14

引用特許：

審査官引用 (4件)

• 特開平3-078846
  
• 特開平2-259893
  
• 外部記憶装置
  公報種別：公開公報   出願番号：特願平5-138008   出願人：株式会社東芝
• 特開平1-307854