特許
J-GLOBAL ID：200903072035448027
2個のMOSトランジスタのゲート・ソース電圧間の差を補償する回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-321411
公開番号（公開出願番号）：特開2001-177349
出願日： 2000年10月20日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 本発明は、処理や温度変化により生じた2個の異なる形式のMOSトランジスタのゲート・ソース電圧間の差の補償回路を得ることを目的とする。【解決手段】 第1のトランジスタMpおよび第2のトランジスタMnとそれぞれ同じタイプで同じデバイス中に形成されている第3のMOSトランジスタMp1および第4のMOSトランジスタMn1と、第3および第4のトランジスタMp1、Mn1をバイアスする手段と、第3および第4のトランジスタMp1、Mn1のゲート・ソース電圧間の差を測定する手段Mp4-Mp7と、測定された差の関数である補償電流Ioを発生する手段R1と、補償電流Ioを使用して第1のMOSトランジスタMpと第2のMOSトランジスタMnのバイアスを変更する手段S1-S3、Roとを具備していることを特徴とする。
請求項（抜粋）：
集積回路デバイスの第1のMOSトランジスタ(Mp)と第2のMOSトランジスタ(Mn)のゲート・ソース電圧間の差を補償する回路において、第1のトランジスタ(Mp)および第2のトランジスタ(Mn)とそれぞれ同じタイプのものであり、同じデバイス中に形成されている第3のMOSトランジスタ(Mp1)および第4のMOSトランジスタ(Mn1)と、第3のトランジスタ(Mp1)および第4のトランジスタ(Mn1)をバイアスする手段(VDD、Mp2、Mp3)と、第3および第4のトランジスタ(Mp1、Mn1)のゲート・ソース電圧間の差を測定する手段(Mp4-Mp7)と、測定された差の予め定められた関数である補償電流(Io)を発生する手段(R1)と、補償電流(Io)を使用することにより第1のMOSトランジスタ(Mp)および第2のMOSトランジスタ(Mn)のバイアスを変更する手段(S1-S3、Ro)とを具備していることを特徴とする回路。
IPC (2件)：
FI (2件)：
H03F 1/30 A
, H03K 19/094 A
