特許

J-GLOBAL ID：200903084802563340

基準電流・電圧回路及び差動増幅装置

発明者： 井出 聡
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-198817
公開番号（公開出願番号）：特開平10-049244
出願日： 1996年07月29日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 MOS-FET を用いた増幅装置に関し、増幅利得の変動を抑圧した増幅装置の提供を図ることを目的とする。【解決手段】 第1MOF-FET と、このFET とほぼ同じ特性で、ソースとドレインのうち、何れか一方に基準抵抗が接続された第2のMOS-FET を有し、これらのMOS-FET のソース同士、または、第1のMOS-FET のソースと第2のMOS-FET のソースに接続した基準抵抗を共通接続すると共に、これらのMOS-FET に流れる電流比率が予め設定された値を保ち、且つ、第1のMOS-FET のゲート・ソース間電圧と第2のMOS-FET のゲート・ソース間電圧の差電圧とほぼ同じ電位が、基準抵抗の両端に印加する様にこれらのMOS-FET を流れる電流の合成電流を制御する制御手段を設け、制御した合成電流を基準電流として、及び上記共通接続としたこれらのMOS-FET のソース側端子に現れる電圧を基準電圧として使用するように構成する。

請求項（抜粋）：

第1のMOS-FETと、該第1のMOS-FETとほぼ同じ特性を具備し、ソースとドレインのうち、何れか一方に基準抵抗が接続された第2のMOS-FETを有し、第1のMOS-FETと第2のMOS-FETのソース同士、または、該第1のMOS-FETのソースと第2のMOS-FETのソースに接続した基準抵抗を共通接続すると共に、該第1のMOS-FETと該第2のMOS-FETに流れる電流比率が予め設定された値を保ち、且つ、該第1のMOS-FETのゲート・ソース間電圧と該第2のMOS-FETのゲート・ソース間電圧の差電圧とほぼ同じ電位が、該基準抵抗の両端に印加する様に第1、第2のMOS-FETを流れる電流を合わせた合成電流を制御する制御手段を設け、制御した合成電流を基準電流として、及び上記共通接続とした第1のMOS-FETと第2のMOS-FETのソース側端子に現れる電圧を基準電圧として使用する構成にしたことを特徴とする基準電流・電圧回路。

IPC (3件)：

G05F 3/24 ,  H03F 1/30 ,  H03F 3/45

FI (3件)：

G05F 3/24 Z ,  H03F 1/30 A ,  H03F 3/45 Z

引用特許：

審査官引用 (2件)

• 電流制限回路
  公報種別：公開公報   出願番号：特願平5-301681   出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ
• 定電流回路
  公報種別：公開公報   出願番号：特願平4-024558   出願人：日本電気株式会社