データプリフェッチ方法およびそのための情報処理装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：薄田利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平7-136944
公開番号（公開出願番号）：特開平8-055025
出願日： 1995年06月02日
公開日（公表日）： 1996年02月27日
要約：

【要約】【目的】ポインタ構造のデータのプリフェッチを可能にする。【構成】ロード命令が読み込もうとしているデータ内に、次のデータのアドレスを示すポインタが含まれていることを示すポインタヒントを、この命令内に含ませ、CPU610がこのような命令を実行したときに、メモリインタフェース回路100では、この命令が要求したデータがメインメモリ700から読み出されたときに、プリフェッチ回路300が、このポインタを用いて、このポインタが指定するデータを含むブロックをメインメモリ700から読み出し、一時的にその内部に設けたプリフェッチバッファに格納する。後に、このポインタで指定されるデータの読み出しを要求するロード命令がCPUにより実行されたときに、この保持されたブロック内のデータを、プロセッサインタフェース回路200、キャッシュ制御回路630を経由してCPU610へ供給する。

請求項（抜粋）：

データを保持するメモリと、命令を実行する処理装置とを有する情報処理装置において、該メモリからの第1のデータの読み出しを要求する第1の命令が該処理装置で実行されたときに、該メモリの第1の記憶位置から該第1のデータを読み出し、読み出された第1のデータを該処理装置に供給し、上記第1のデータが該メモリに保持された第2のデータのアドレス情報を含むときに含まれるべき特定の情報が該第1の命令に含まれている場合、上記読み出された第1のデータにて定まる、該メモリの第2の記憶位置から該第2のデータをプリフェッチし、該プリフェッチされた第2のデータを一時的に保持し、該第2のデータが該メモリから読み出された後に該処理装置で実行された第2の命令が該メモリから該第2のデータの読み出しを要求したときに、その保持された第2のデータを該処理装置に供給するデータプリフェッチ方法。

IPC (3件)：

G06F 9/38 310 , G06F 12/02 560 , G06F 12/08

引用特許：

出願人引用 (2件)

特開平4-044139
プロセッサの制御方法
公報種別：公開公報出願番号：特願平5-201469 出願人：日本電気株式会社

前のページに戻る