特許
J-GLOBAL ID：200903072070681214
ターミナルアダプタ
発明者：
出願人/特許権者：
代理人 (1件)：
工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-272431
公開番号（公開出願番号）：特開2003-087230
出願日： 2001年09月07日
公開日（公表日）： 2003年03月20日
要約：
【要約】【課題】 受信ビット列に対して同期ビット列の検出を高速化できるターミナルアダプタを提供する。【解決手段】 本発明のターミナルアダプタは、受信器(1)と、蓄積部(2)と、CPU(3)とを備えている。CPU(3)は、検索アルゴリズムに従って、蓄積部(2)に蓄積された第1チャネルデータ(Bチャネルデータ)の受信ビット列(“1010110...”)が示すビットをm(mは、1≦m≦nで表される正数)だけシフトして同期ビット列(“10110”)を検出し、同期ビット列(“10110”)に対応するフレーム(PIAFSフレーム)に含まれる送信用端末(20)のユーザ情報(PIAFS情報)を取出す。この場合、nは5であり、mは2である。
請求項（抜粋）：
n(nは1以上の正数)個のビットがビット列としてユーザ情報を含むフレームに一定の間隔で分散配置された第1チャネルデータを順次に受信する受信器と、複数の前記フレームにより複数の前記ビット列を受信ビット列として直列に構成するように、前記受信器により順次に受信された前記第1チャネルデータを順次に蓄積する蓄積部と、前記複数のフレームのうちの送信用端末の前記ユーザ情報が含まれるフレームには、前記送信用端末のフレーム同期パターンを構成する前記n個の同期ビットが同期ビット列として一定の間隔で分散配置され、検索アルゴリズムに従って、前記蓄積された第1チャネルデータの前記受信ビット列が示すビットをm(mは、1≦m≦nで表される正数)だけシフトして前記同期ビット列を検出し、前記同期ビット列に対応するフレームに含まれる前記送信用端末の前記ユーザ情報を取出すCPUとを備えたターミナルアダプタ。
IPC (4件)：
H04L 7/08
, H04J 3/00
, H04J 3/06
, H04M 11/00 303
H04L 7/08 A
, H04J 3/00 B
, H04J 3/06 A
, H04M 11/00 303
5K028MM16
, 5K028NN01
, 5K028NN04
, 5K047AA02
, 5K047BB17
, 5K047CC02
, 5K047HH01
, 5K047HH12
, 5K047HH45
, 5K101LL03
, 5K101MM04
, 5K101MM06
, 5K101SS01
