半導体装置の作製方法

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2005-341420
公開番号（公開出願番号）：特開2006-186331
出願日： 2005年11月28日
公開日（公表日）： 2006年07月13日
要約：

【課題】従来のCMPプロセスを用いることなく、高アスペクト比の開口を有する接続孔にも良好な埋め込みが可能である半導体装置の作製方法を提供する。また、従来よりも少ない工程数で、配線形成が可能な方法を提供することを目的とする。更には、高集積化された半導体装置の歩留まり高い作製方法を提案する。【解決手段】複数の空孔を有する絶縁膜表面に撥水表面を有する膜を形成し、撥水表面を有する膜の一部に光を照射して、親水表面を有する領域を形成した後、親水表面を有する領域に導電性粒子を有する液状物質を吐出し、焼成して導電膜を形成することを特徴とする。【選択図】図1

請求項（抜粋）：

半導体単結晶基板上に多孔質の絶縁膜を形成し、前記多孔質の絶縁膜をエッチングして接続孔を形成し、前記多孔質の絶縁膜及び接続孔の表面に撥水表面を有する膜を形成し、前記接続孔の表面に形成された撥水表面を有する膜の一部に光を照射して親水表面を有する領域を形成し、前記親水表面を有する領域に導電性粒子を有する液状物質を吐出し、焼成して導電膜を形成することを特徴とする半導体装置の作製方法。

IPC (3件)：

H01L 21/320 , H01L 21/768 , H01L 21/288

FI (3件)：

H01L21/88 B , H01L21/90 A , H01L21/288 Z

Fターム (78件)：

4M104AA01 , 4M104AA03 , 4M104AA04 , 4M104AA05 , 4M104AA09 , 4M104BB02 , 4M104BB04 , 4M104BB05 , 4M104BB06 , 4M104BB07 , 4M104BB08 , 4M104BB09 , 4M104BB14 , 4M104BB18 , 4M104BB30 , 4M104BB36 , 4M104DD19 , 4M104DD20 , 4M104DD22 , 4M104DD51 , 4M104DD78 , 4M104FF21 , 4M104FF22 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH09 , 5F033GG01 , 5F033GG02 , 5F033HH07 , 5F033HH08 , 5F033HH11 , 5F033HH13 , 5F033HH14 , 5F033HH18 , 5F033HH19 , 5F033HH33 , 5F033HH38 , 5F033JJ07 , 5F033JJ18 , 5F033JJ33 , 5F033JJ38 , 5F033KK01 , 5F033KK07 , 5F033KK08 , 5F033KK11 , 5F033KK13 , 5F033KK14 , 5F033KK18 , 5F033KK19 , 5F033KK33 , 5F033KK38 , 5F033MM08 , 5F033NN06 , 5F033NN07 , 5F033PP06 , 5F033PP15 , 5F033PP19 , 5F033PP26 , 5F033PP27 , 5F033PP33 , 5F033QQ00 , 5F033QQ09 , 5F033QQ37 , 5F033QQ52 , 5F033RR01 , 5F033RR04 , 5F033RR09 , 5F033RR13 , 5F033RR14 , 5F033RR21 , 5F033RR22 , 5F033RR25 , 5F033RR29 , 5F033SS10 , 5F033SS11 , 5F033SS21 , 5F033XX14

引用特許：

出願人引用 (1件)

米国特許第6383920号明細書

審査官引用 (3件)

成膜方法、並びにその方法を用いて製造したデバイス
公報種別：公開公報出願番号：特願2002-069154 出願人：セイコーエプソン株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2003-045985 出願人：富士通株式会社
配線金属層の形成方法および配線金属層
公報種別：公開公報出願番号：特願2003-323548 出願人：株式会社液晶先端技術開発センター

前のページに戻る