特許
J-GLOBAL ID：200903072155824162
高速信号用基板の配線設計方法
発明者：
出願人/特許権者：
代理人 (1件)：
長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願2007-243250
公開番号（公開出願番号）：特開2009-075794
出願日： 2007年09月20日
公開日（公表日）： 2009年04月09日
要約：
【課題】配線作業の効率化を計る。【解決手段】配線設計において、配線の典型的な伝送路トポロジを基本型として、指定された少なくとも1つ又は複数の伝送路パラメータの条件である探索範囲内で自動的に網羅的にシミュレーションを実施し、あらかじめ指定された波形品質を実現できる解空間を求め、それを配線ルールとして使用して、配線を行う。【選択図】図2
請求項（抜粋）：
高速信号を扱う回路を実装する高速信号用基板の配線設計方法において、
特定の配線について基準となる伝送路トポロジをあらかじめ定め、前記特定の配線の配線長や回路定数等の伝送路パラメータのうち、少なくとも1つ又は複数の伝送路パラメータを指定し、その伝送路パラメータの探索範囲を指定し、該探索範囲内で指定するサンプル数を決め、前記伝送路パラメータの各サンプルについて伝送路シミュレーションを実施して波形品質の合否判定を行って解空間を求め、該解空間から配線ルールを求め、配線処理の段階で前記配線ルールによるチェックを行うことを特徴とする配線設計方法。
IPC (2件)：
FI (4件)：
G06F17/50 658U
, G06F17/50 658E
, G06F17/50 668A
, H05K3/00 D
5B046AA08
, 5B046BA06
, 5B046JA04
