特許
J-GLOBAL ID：200903072177147440
半導体薄膜及び光起電力素子の作製装置
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
福森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-008286
公開番号（公開出願番号）：特開平10-209479
出願日： 1997年01月21日
公開日（公表日）： 1998年08月07日
要約：
【要約】 (修正有)【課題】 成膜速度が高く、かつ、プラズマ中に発生したパウダーが基板表面へ付着しにくい、半導体薄膜及び光起電力素子の作製装置を提供する。【解決手段】 半導体薄膜の作製装置は、プラズマ放電空間に、高周波電力が印加されるカソード電極1002と、接地電位にある帯状部材1000及びアノード電極1004とを有し、カソード電極の表面積が、帯状部材及びアノード電極の表面積の和よりも大きく、グロー放電生起時におけるカソード電極1002の電位(以下、自己バイアスと呼ぶ)が、前記接地電位にある帯状部材1000及びアノード電極1004に対して正電位を維持でき、かつ、前記カソード電極の一部を構成するしきり状電極1003の形状が、材料ガスの流れを妨げないフィン状もしくはブロック状である、構造からなる前記カソード電極を有する半導体薄膜の作製装置であり、カソード電極に対して高周波電力をパルス状に印加する。
請求項（抜粋）：
プラズマ放電空間に、高周波電力が印加されるカソード電極と、接地電位にある帯状部材及びアノード電極とを有し、前記プラズマ放電空間における前記カソード電極の表面積が、前記プラズマ放電空間における前記帯状部材及び前記アノード電極の表面積の和よりも大きく、グロー放電生起時における前記カソード電極の電位(以下、自己バイアスと呼ぶ)が、前記接地電位にある帯状部材及びアノード電極に対して正電位を維持することができ、かつ、前記カソード電極の一部を構成するしきり状電極の形状が、前記しきり状電極に流れる材料ガスの流れを妨げないフィン状もしくはブロック状である、構造からなる前記カソード電極を有する半導体薄膜の作製装置であって、前記プラズマ放電空間にパルス状のプラズマを発生するため、前記カソード電極に対して高周波電力をパルス状に印加することを特徴とする半導体薄膜の作製装置。
FI (2件)：
H01L 31/04 V
, H01L 31/04 B
