特許
J-GLOBAL ID：200903072196726680
半導体装置の製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願平9-178123
公開番号（公開出願番号）：特開平10-079422
出願日： 1997年07月03日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】面内均一性に優れパターン依存性も少ない平坦化の実現。【解決手段】トレンチ分離技術を採用したうえでデバイス同士間を分離することが行われる製造方法であって、シリコン基板1上に第1の膜2,3及び第2の膜4を順次堆積する工程と、パターニングされた第1の膜2,3及び第2の膜4をマスクとしてシリコン基板1内に素子分離溝5を形成する工程と、シリコンが露出した素子分離溝5内にオゾンとテトラエトキシシランとの反応によって生成される酸化珪素膜6を成長させる工程とを含んでおり、前記パタ-ニングされた膜上への酸化珪素膜の成長速度は、シリコンのそれよりも低いものである。
請求項（抜粋）：
シリコン基板上に膜を堆積し、パターニングする工程と、前記パターニングされた膜をマスクとしてシリコン基板内に素子分離溝を形成する工程と、シリコンが露出した素子分離溝内に、主としてオゾンとテトラエトキシシランとの反応によって生成される酸化珪素膜を成長させる工程とを含んでおり、前記パタ-ニングされた膜上への酸化珪素膜の成長速度は、シリコンのそれよりも低いものであることを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
