特許
J-GLOBAL ID：200903072443594082

アクティブマトリックス画素装置

発明者：
グリーン ペテル ダヴリュ

グリーン ペテル ダヴリュ について

, 
バッテルスビィ ステフェン ジェイ

バッテルスビィ ステフェン ジェイ について

, 
フゲス ジョン アール

フゲス ジョン アール について

, 
フレンチ イアン ディー

フレンチ イアン ディー について


出願人/特許権者：
コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ について


代理人 (4件)： 津軽 進 ,  宮崎 昭彦 ,  青木 宏義 ,  笛田 秀仙
公報種別：公表公報
出願番号（国際出願番号）：特願2003-542397
公開番号（公開出願番号）：特表2005-508526
出願日： 2002年10月29日
公開日（公表日）： 2005年03月31日
要約：
アクティブマトリックス画素装置を作る方法は、当該間隔が基本ピッチを規定するスイッチング素子(20)のマトリックスアレイを有するユニバーサルアクティブマトリックス(UAM)、及び当該間隔が画素ピッチを規定する画素電極(19)のアレイを使用する。画素ピッチは基本ピッチよりも大きい。構成工程の大部分は装置の受注製作の前に実行できる。共通のUAMを使用することによって、装置をオーダーする顧客と完了時間との間の時間の短縮が可能である。従って、アクティブマトリックス画素装置の製造のために必要な顧客の特別な要求を満たすコストが削減される。
請求項（抜粋）：
アクティブマトリックス画素装置を作る方法であって、 スイッチング素子のマトリックスアレイであって、前記スイッチング素子の間隔が基本ピッチを規定するスイッチング素子のマトリックスアレイと、前記スイッチング素子をアドレス指定するための行アドレス導体及び列アドレス導体の組とを基板上に有するユニバーサルアクティブマトリックスを備える工程、 前記基板上に前記スイッチング素子のアレイに渡って誘電層を形成する工程、 複数のスイッチング素子と接触できるように前記誘電層にコンタクトホールのアレイを形成する工程、 前記ユニバーサルアクティブマトリックス上に、前記コンタクトホールを通じて、下に存在しているスイッチング素子に電気的に接触する画素電極のマトリックスアレイであって、前記画素電極の間隔が画素ピッチを規定する画素電極のマトリックスアレイを有する画素アレイを形成する工程、 を有し、 前記画素ピッチが前記基本ピッチよりも大きい方法。
IPC (4件)：
G02F1/1343 ,  G02F1/1368 ,  H01L21/336 ,  H01L29/786
FI (3件)：
G02F1/1343 ,  G02F1/1368 ,  H01L29/78 612D
Fターム (43件)：
2H092GA13 ,  2H092GA15 ,  2H092GA17 ,  2H092JA24 ,  2H092JA46 ,  2H092JB04 ,  2H092JB05 ,  2H092JB06 ,  2H092JB07 ,  2H092JB56 ,  2H092NA27 ,  5F110AA16 ,  5F110AA30 ,  5F110BB01 ,  5F110BB10 ,  5F110CC05 ,  5F110CC07 ,  5F110DD02 ,  5F110EE06 ,  5F110EE37 ,  5F110FF03 ,  5F110FF27 ,  5F110GG02 ,  5F110GG05 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG42 ,  5F110HK06 ,  5F110HK07 ,  5F110HK21 ,  5F110HK32 ,  5F110HL02 ,  5F110HL06 ,  5F110HL07 ,  5F110HL11 ,  5F110HM19 ,  5F110NN02 ,  5F110NN24 ,  5F110NN27 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM