寄生容量の影響を低減できる半導体回路装置

発明者： ,
出願人/特許権者：
代理人 (1件)：後藤洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-143635
公開番号（公開出願番号）：特開平7-147385
出願日： 1994年06月24日
公開日（公表日）： 1995年06月06日
要約：

【要約】【目的】寄生容量の影響を低減できる半導体回路装置を提供すること。【構成】回路素子として半導体基板上に形成される抵抗31、32に隣接させてダミー抵抗61、62を形成し、しかも抵抗31、32と前記半導体基板との間に形成される各寄生容量とダミー抵抗61、62と前記半導体基板との間に形成される各寄生容量とが互いに等しくなるようにする。しかも、抵抗31、32が差動増幅回路33の反転端子33-1に接続され場合には、ダミー抵抗61、62は、それとは反対の非反転端子33-2に接続する。

請求項（抜粋）：

半導体基板上に形成された差動増幅回路を含み、該差動増幅回路は、第1、第2の入力端子と出力端子とを有し、しかも前記第1の入力端子に接続された第1の抵抗を通して入力信号を供給されると共に、前記出力端子と前記第2の入力端子との間に接続された第2の抵抗を通して前記出力信号をフィードバックされるように構成されている半導体回路装置において、前記第1、第2の抵抗をそれぞれ前記半導体基板上に形成された配線層内に配線パターンで形成し、しかも前記第1の抵抗と前記半導体基板との間に形成される第1の寄生容量と前記第2の抵抗と前記半導体基板との間に形成される第2の寄生容量とが互いに等しくなるように形成したことを特徴とする半導体回路装置。

IPC (6件)：

H01L 27/04 , H01L 21/822 , H01L 21/8249 , H01L 27/06 , H01L 27/08 331 , H03F 3/45

FI (2件)：

H01L 27/04 F , H01L 27/06 321 G

引用特許：

審査官引用 (2件)

特開昭62-018749
半導体集積装置
公報種別：公開公報出願番号：特願平3-206722 出願人：セイコーエプソン株式会社

前のページに戻る