ハーフブリッジ形インバータ回路

発明者： ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2000-064493
公開番号（公開出願番号）：特開2001-258268
出願日： 2000年03月09日
公開日（公表日）： 2001年09月21日
要約：

【要約】【課題】ハーフブリッジ形インバータ回路のドライブ回路2ではパルス発生回路24への入力信号INに突発的なノイズが入力された場合に誤動作が起こり、メインスイッチング素子Q1、Q2が同時にオンになる問題がある。【解決手段】ハイサイド側のデッドタイムコントロール回路22の出力信号HOのパルス幅が狭く、パルス発生回路24のリセット出力信号OUT(Reset)を出力されないときにパルスフィルタ回路26でセット出力信号OUT(Set)を通過させないように構成し、メインスイッチング素子Q1、Q2が同時オンになることを防止することに特徴を有する。

請求項（抜粋）：

ハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子で構成されるハーフブリッジ形のスイッチング回路と、該スイッチング回路を駆動するデッドタイム期間を設けた出力信号を出力するドライブ回路とを備えたハーフブリッジ形インバータ回路において、前記ドライブ回路を制御回路から入力される入力信号からデッドタイム期間を作るハイサイド側とローサイド側のデッドタイムコントロール回路と、前記ハイサイド側のデッドタイムコントロール回路の出力からセット出力信号およびリセット出力信号を発生するパルス発生回路と、該セット出力信号およびリセット出力信号を昇圧するレベルシフト回路と、前記セット出力信号およびリセット出力信号のうち一定のパルス幅以上のものを通過させるパルスフィルタ回路と、該パルスフィルタ回路からの前記セット出力信号およびリセット出力信号でハイサイド出力信号を出力する出力回路と前記ローサイド側のデッドタイムコントロール回路の出力でローサイド出力信号を出力する出力回路から構成し、前記ハイサイド側のデッドタイムコントロール回路の出力のパルス幅が狭く、前記パルス発生回路の前記リセット出力信号を出力されないときに前記パルスフィルタ回路で前記セット出力信号を通過させないで、前記両メインスイッチング素子の同時オンを防止することを特徴とするハーフブリッジ形インバータ回路。

IPC (5件)：

H02M 7/537 , H02M 7/538 , H03K 17/16 , H03K 17/66 , H05B 41/24

FI (5件)：

H02M 7/537 C , H02M 7/538 A , H03K 17/16 L , H03K 17/66 B , H05B 41/24 L

Fターム (45件)：

3K072AA02 , 3K072BA05 , 3K072BC01 , 3K072CA12 , 3K072DC07 , 3K072DD04 , 3K072FA05 , 3K072GA03 , 3K072GB03 , 3K072GB12 , 3K072GC04 , 3K072HA05 , 3K072HB06 , 5H007AA06 , 5H007BB03 , 5H007CA02 , 5H007CB17 , 5H007DB03 , 5J055AX23 , 5J055AX27 , 5J055AX54 , 5J055AX64 , 5J055BX16 , 5J055CX22 , 5J055DX10 , 5J055DX22 , 5J055DX43 , 5J055DX59 , 5J055EX03 , 5J055EX07 , 5J055EX11 , 5J055EY01 , 5J055EY10 , 5J055EY12 , 5J055EY21 , 5J055EZ14 , 5J055EZ50 , 5J055FX12 , 5J055FX17 , 5J055FX33 , 5J055FX37 , 5J055FX40 , 5J055GX01 , 5J055GX02 , 5J055GX06

引用特許：

審査官引用 (2件)

スイッチング制御回路
公報種別：公開公報出願番号：特願平8-298645 出願人：キヤノン株式会社
インバータ装置
公報種別：公開公報出願番号：特願平10-187269 出願人：松下電器産業株式会社

前のページに戻る