クロスバスイッチ

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-089641
公開番号（公開出願番号）：特開2000-287230
出願日： 1999年03月30日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】クロスバスイッチLSIをマトリクス状に配置したとき、各インタフェースユニットが、新たにステータス情報用の出力ピンを増やすことなく、データを書込むメモリのステータス情報を得る。【解決手段】ポート1からポート8へデータを転送する場合、インタフェースユニットIU1は転送先のメモリMのステータス情報であるステータスレジスタTを読取る必要があが、クロスバスイッチLSIX1-2のステータスレジスタTを直接読取ることができない。そこで、インタフェースユニットIU8が目的のステータスレジスタTを読取り、その情報をインタフェースユニットIU1の受信路とインタフェースユニットIU8の送信路の交点に接続されたステータスミラーレジスタRに書込む。インタフェースユニットIU1はこのステータスミラーレジスタRを読取ることにより、転送先のメモリMのステータス情報を得ることができる。

請求項（抜粋）：

複数の双方向入出力ポートと、これ等双方向入出力ポートに対応して設けられ対応ポートと一対の送受信路とのインタフェースをなすインタフェースユニットと、前記送信路の各々に対して夫々交差して配置され前記双方向入出力ポートに接続された複数の受信路、これ等送受信路の各交差部に設けられて送信路からの送信データを格納し受信路へ格納データを読出し自在とされたデータメモリ、これ等データメモリに対応して設けられ対応データメモリの状態を示すステータスレジスタを有するクロスバスイッチLSIが複数個マトリックス状に配列され、同一行の各対応送信路同士が共通接続されまた同一列の各対応受信路同士が共通接続されてなるマトリックス回路と、を含むクロスバスイッチであって、前記データメモリに対応して設けられ前記ステータスレジスタの情報を格納自在なステータスミラーレジスタを含むことを特徴とするクロスバスイッチ。

Fターム (3件)：

5K069DB07 , 5K069DC07 , 5K069EA13

引用特許：

出願人引用 (2件)

ATMスイッチ
公報種別：公開公報出願番号：特願平4-252578 出願人：日本電信電話株式会社
特開平1-204548

前のページに戻る