特許

J-GLOBAL ID：200903072836695700

不揮発性半導体記憶装置及びその製造方法

発明者： 河田 将人 ,  菊田 邦子
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平10-250265
公開番号（公開出願番号）：特開2000-082805
出願日： 1998年09月04日
公開日（公表日）： 2000年03月21日
要約：

【要約】 (修正有)【課題】チップ面積の増大を伴わずに、ワード線抵抗を低抵抗化する不揮発性半導体記憶装置及びその製造方法の提供。【解決手段】浮遊ゲート203及び制御ゲート205を有するメモリ素子を複数含む不揮発性半導体記憶装置において、制御ゲート上層に形成される層間絶縁膜404に、ワード線方向に延在するコンタクト溝407を設け、コンタクト溝をタングステン等の導電部材で埋設するによって、層間絶縁膜上層に形成する配線金属409と制御ゲートとを大きな接触面積で電気的に接続する。

請求項（抜粋）：

浮遊ゲート及び制御ゲートを有するメモリ素子を複数含む不揮発性半導体記憶装置において、前記制御ゲート上層に形成される層間絶縁膜に、該層間絶縁膜を貫通しワード線方向に延在する溝を設け、該溝に埋め込んだ導電部材によって、前記制御ゲートと前記層間絶縁膜上層に配設される配線金属とが接続されてなる、ことを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 27/115 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  H01L 27/10 481 ,  H01L 29/78 371

Fターム (35件)：

5F001AA01 ,  5F001AA23 ,  5F001AA43 ,  5F001AB04 ,  5F001AB08 ,  5F001AC01 ,  5F001AD12 ,  5F001AD62 ,  5F001AE08 ,  5F001AG09 ,  5F001AG40 ,  5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083EP56 ,  5F083ER22 ,  5F083GA02 ,  5F083JA04 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083JA56 ,  5F083KA02 ,  5F083LA16 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083PR40 ,  5F083PR42 ,  5F083PR43 ,  5F083PR52 ,  5F083PR53

引用特許：

審査官引用 (3件)

• 特開平4-229654
  
• 特開平2-034782
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-266268   出願人：セイコーエプソン株式会社