特許

J-GLOBAL ID：200903072924390804

集積回路コンデンサ構造およびその製造方法

発明者： ジョン・エム・ボイド ,  ジョセフ・ピー・エルル ,  シン・ピー・タイ
出願人/特許権者： ノーザン・テレコム・リミテッド
代理人 (1件)： 泉 和人
公報種別：公開公報
出願番号（国際出願番号）：特願平7-221040
公開番号（公開出願番号）：特開平8-070101
出願日： 1995年08月07日
公開日（公表日）： 1996年03月12日
要約：

【要約】【課題】 バイポーラ、CMOSおよびバイポーラCMOSと互換性がある簡単で柔軟な改善された集積回路コンデンサ構造およびその製造方法が提供される。【解決手段】 半導体材料層で充填された複数の溝領域が形成される平面表面を持つ半導体基板を有し、その半導体材料の表面は十分に平面化され、その基板の表面とほぼ同一平面上にあるなめらかに磨かれた表面を有する溝領域を供給し、選択溝領域にある半導体材料は、コンデンサの下部電極を形成する導電層を供給するために濃くドーピングされ、濃くドーピングされた半導体材料のなめらかに磨かれた表面には、コンデンサ誘電体層が形成され、そのコンデンサ誘電体層の上にコンデンサの上部電極を形成する第2の導電層が形成される。

請求項（抜粋）：

集積回路コンデンサ構造において:半導体材料層で充填された複数の溝領域が形成される平面表面を持つ半導体基板を有し;前記半導体材料の表面は十分に平面化され、その基板の表面とほぼ同一平面上にあるなめらかに磨かれた表面を有する溝領域を供給し;選択溝領域にある前記半導体材料は、コンデンサの下部電極を形成する導電層を供給するために濃くドーピングされ;その濃くドーピングされた半導体材料のなめらかに磨かれた前記表面上にコンデンサ誘電体層が形成され;さらに、前記コンデンサ誘電体層の上にコンデンサの上部電極を形成する第2の導電層を設けたことを特徴とする集積回路コンデンサ構造。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8249 ,  H01L 27/06

FI (2件)：

H01L 27/04 C ,  H01L 27/06 321 Z

引用特許：

審査官引用 (1件)

• MISキャパシターとその製造方法
  公報種別：公開公報   出願番号：特願平5-151480   出願人：ソニー株式会社