特許
J-GLOBAL ID:200903072999140897

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願2002-323788
公開番号(公開出願番号):特開2004-158680
出願日: 2002年11月07日
公開日(公表日): 2004年06月03日
要約:
【課題】従来のパワーMOSFETでは実動作領域最外周のゲート電極底部に電界集中が発生しドレイン-ソース(又はコレクタ-エミッタ)間の耐圧劣化を招いている。【解決手段】実動作領域最外周のトレンチを実動作領域のトレンチよりも深く形成する。これにより実動作領域最外周でのゲート電極底部での電界集中を緩和しし、ドレイン-ソース(又はコレクタ-エミッタ)間の耐圧劣化を抑制できる。更に最外周のトレンチ開口部を広くすることにより、同一工程で深さの異なるトレンチを形成できるものである。【選択図】 図1
請求項(抜粋):
基板表面に設けた不純物領域と、 該不純物領域の周端部に設けた高濃度不純物領域と、 前記不純物領域を貫通する多数のトレンチ構造の第1のトランジスタと、 前記第1のトランジスタの外周で前記高濃度不純物領域と近接し、前記第1のトランジスタより深く設けられた第2のトランジスタとを具備することを特徴とする半導体装置。
IPC (1件):
H01L29/78
FI (4件):
H01L29/78 652N ,  H01L29/78 652D ,  H01L29/78 653A ,  H01L29/78 655F
引用特許:
審査官引用 (1件)

前のページに戻る