特許

J-GLOBAL ID：200903073044247928

半導体記憶装置

発明者： 有本 和民 ,  冨嶋 茂樹 ,  日高 秀人
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-337106
公開番号（公開出願番号）：特開平7-201197
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 消費電流の低減、置換効率の向上、チップ面積の削減、アクセスの高速化などを行なうことができるような半導体記憶装置を提供することである。【構成】 センスアンプ帯SA0 ,SA1 で区切られたメモリアレイMA0 は4つのサブメモリアレイSBMA00〜SBMA03を有し、それぞれのサブメモリアレイに属するワードドライバはそれぞれに対応して設けられるセグメント昇圧信号線SL00〜SL03に接続されている。そのセグメント昇圧信号線SL00〜SL03のそれぞれにはヒューズ57,58,59,60が設けられていて、このヒューズがブローされることで、そのブローされたヒューズに対応するサブメモリアレイSBMAは使用されなくなる。そして、使用されなくなったサブメモリアレイSBMAは、スペアメモリアレイSMAのスペアサブメモリアレイSSBMAで置換される。

請求項（抜粋）：

複数個のメモリセルが配置される複数のメモリアレイ、電源電位よりも高い昇圧電位が与えられるグローバル昇圧線、前記各メモリアレイに対応して設けられる複数のセグメント昇圧線、前記メモリアレイにおける対応したワード線およびこのメモリアレイに対応したセグメント昇圧線にそれぞれが接続され、行デコーダからのデコード信号を受け、このデコード信号に応じて前記対応したセグメント昇圧線の電位を前記対応したワード線に伝える複数のワードドライバを有し、前記各メモリアレイに対応して設けられる複数のワードドライバ群、前記グローバル昇圧線と前記複数のセグメント昇圧線との間に接続され、制御信号を受け、制御信号に基づき前記複数のセグメント昇圧線を選択的に前記グローバル昇圧線と電気的に接続状態とするスイッチング手段、および前記各セグメント昇圧線に対応して設けられ、この対応するセグメント昇圧線に電位を供給し、このセグメント昇圧線の電位を接地電位と前記昇圧電位との間の所定電位以上に維持する電位維持手段を備える半導体記憶装置。

IPC (2件)：

G11C 29/00 301 ,  G11C 11/407

引用特許：

審査官引用 (1件)

• ワード線駆動回路
  公報種別：公開公報   出願番号：特願平5-225095   出願人：日本テキサス・インスツルメンツ株式会社, 株式会社日立製作所