半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)： ▲角▼谷浩
公報種別：公開公報
出願番号（国際出願番号）：特願2004-330162
公開番号（公開出願番号）：特開2006-140372
出願日： 2004年11月15日
公開日（公表日）： 2006年06月01日
要約：

【課題】従来のパワーMOSFETでは、降伏が素子部で起こり、ガードリングで終端するため、降伏位置が移動し、降伏電圧が安定しないクリープ現象を起こす問題があった。【解決手段】本発明では、素子部を囲む素子外周部にnpn接合またはpin接合を形成し、素子部のソース電極と同電位を印加し、素子外周部の降伏電圧が常に素子部の降伏電圧より低くなるようにする。または素子外周部の抵抗を低くする。これにより、降伏は常に素子外周部で発生し、降伏電圧が安定する。また、脆弱なゲート酸化膜での降伏をなくすことにより降伏による破壊を防げる。更に抵抗が低くなるので静電破壊耐量が向上する【選択図】図1

請求項（抜粋）：

ドレイン領域となる一導電型半導体基板と、前記基板表面に設けられた逆導電型のチャネル層と、絶縁膜を介して前記チャネル層に接して設けられたゲート電極と、前記ゲート電極に隣接する前記チャネル層表面に設けられた一導電型のソース領域とを有する素子部と、前記素子部の外周を囲む素子外周部と、前記素子外周部に設けられた逆導電型の周縁領域と、前記素子部の前記ソース領域とコンタクトする第1電極と、前記周縁領域上に設けられ、前記素子外周部と電気的に接続する第2電極とを具備し、ドレイン-ソース間の降伏位置を前記素子外周部に誘導することを特徴とする半導体装置。

IPC (2件)：

H01L 27/04 , H01L 29/78

FI (5件)：

H01L29/78 657D , H01L29/78 652F , H01L29/78 652J , H01L29/78 652N , H01L29/78 653A

引用特許：

出願人引用 (1件)

半導体装置
公報種別：公開公報出願番号：特願2002-180825 出願人：三洋電機株式会社

審査官引用 (9件)

特開平3-229469
特開昭62-235785
特開平1-215067

全件表示

前のページに戻る