特許

J-GLOBAL ID：200903073181593272

半導体記憶装置とその製造方法

発明者： 恩田 和彦 ,  分島 彰男
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願平9-289077
公開番号（公開出願番号）：特開平11-111931
出願日： 1997年10月06日
公開日（公表日）： 1999年04月23日
要約：

【要約】【課題】 フッ素をはじめとする半導体層中に注入した不純物イオンの濃度を制御することによりデータが格納される半導体記憶装置とその製造方法を提供することである。【解決手段】 半導体記憶装置は、第1の層を含む複数の半導体層からなる半導体積層構造(1-7)と、前記半導体積層構造上に形成されたソース電極8b、少なくとも1つのゲート電極8a、及びドレイン電極8cと、及び格納データに従って前記ゲート電極にバイアス電圧を印加して、前記第1の層中の不純物のイオンの濃度を制御する制御部(41-43)とを具備する。この場合、前記ソース電極と前記ドレイン電極の間を流れるドレイン電流は前記第1の層中の不純物イオンの濃度に従って決定される。

請求項（抜粋）：

第1の層を含む複数の半導体層からなる半導体積層構造と、前記半導体積層構造上に形成されたソース電極、少なくとも1つのゲート電極、及びドレイン電極と、及び格納データに従って前記ゲート電極にバイアス電圧を印加して、前記第1の層中の不純物のイオンの濃度を制御する制御部と、前記ソース電極と前記ドレイン電極の間を流れるドレイン電流は前記第1の層中の不純物イオンの濃度に従って決定され、を具備する半導体記憶装置。

IPC (5件)：

H01L 27/10 451 ,  H01L 21/265 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (3件)：

H01L 27/10 451 ,  H01L 21/265 Z ,  H01L 29/80 H

引用特許：

審査官引用 (2件)

• 特開昭58-040855
  
• 単一トラップメモリ装置
  公報種別：公開公報   出願番号：特願平7-028919   出願人：日本電気株式会社