特許
J-GLOBAL ID:200903073215632930
記憶装置および情報再記録方法
発明者:
,
,
出願人/特許権者:
代理人 (3件):
藤島 洋一郎
, 三反崎 泰司
, 長谷部 政男
公報種別:公開公報
出願番号(国際出願番号):特願2007-320580
公開番号(公開出願番号):特開2009-146480
出願日: 2007年12月12日
公開日(公表日): 2009年07月02日
要約:
【課題】多値記録の際のベリファイに要するサイクル回数を低減できる記憶装置を提供する。【解決手段】スイッチングトランジスタのゲート・ソース間の電位差VGSのベリファイ時の初期値を、多値情報の抵抗値レベルに応じて異なる値とする。書き込み側で3値の記録を行う場合には、情報“01”であれば狙いとなる抵抗値レベル“01”に対応するVGS=1.7Vよりも手前に初期VGS01を設定し、情報“00”であれば狙いとなる抵抗値レベル“00”に対応するVGS=2.2Vよりも低く、かつ、上記VGS01よりも高い値を設定する。これによりベリファイに要するサイクル回数を低減できる。【選択図】図8
請求項(抜粋):
一対の電極を有し、前記電極への電圧印加により多値情報が記録される記憶素子と、第1,第2入出力端子および制御端子を有し、前記第1入出力端子が前記可変抵抗素子の一方の電極に接続されたスイッチング素子とを有するメモリセルを複数備えた記憶装置であって、
前記記憶素子において情報の記録が正しく実行されたか否かを確認し、その結果に応じて再記録を行うベリファイ制御手段と、
前記記憶素子に多値情報を記録する際に、前記スイッチング素子の制御端子と第2入出力端子との間の電位差のベリファイ制御時の初期値を、多値情報に応じて個別に設定する初期値設定手段と
を備えたことを特徴とする記憶装置。
IPC (4件):
G11C 13/00
, H01L 27/10
, H01L 45/00
, H01L 49/00
FI (4件):
G11C13/00 A
, H01L27/10 451
, H01L45/00 Z
, H01L49/00 Z
Fターム (8件):
5F083FZ10
, 5F083GA01
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA60
, 5F083LA10
, 5F083ZA21
引用特許:
出願人引用 (1件)
-
記憶装置
公報種別:公開公報
出願番号:特願2004-124543
出願人:ソニー株式会社
審査官引用 (4件)