特許
J-GLOBAL ID：200903063873036394
記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
角田 芳末
, 磯山 弘信
公報種別：公開公報
出願番号（国際出願番号）：特願2004-124543
公開番号（公開出願番号）：特開2005-235360
出願日： 2004年04月20日
公開日（公表日）： 2005年09月02日
要約：
【課題】 多値データの記録を高速で行うことが可能であり、比較的簡単な構成の駆動回路で多値データの記録を可能にする記憶装置を提供する。【解決手段】 電気抵抗の状態により情報を記憶・保持する記憶素子と、この記憶素子と直列に接続され負荷となるMISトランジスタとを有してメモリセルが構成されており、記憶素子を抵抗値の高い状態から低い状態へ変化させる動作を書き込み、低い状態から高い状態へ変化させる動作を消去、とそれぞれ定義したとき、書き込みの際に、MISトランジスタに印加されるゲート電圧VG1,VG2,VG3等を制御することにより、書き込み後の記憶素子の抵抗値が異なる複数のレベルに設定され、この複数のレベル及び消去後の抵抗値が高い状態にそれぞれ異なる情報が割り当てられて、各メモリセルの記憶素子に対してそれぞれ3値以上の情報を記憶することが可能である記憶装置を構成する。【選択図】 図4
請求項（抜粋）：
電気抵抗の状態により情報を記憶・保持する記憶素子と、
前記記憶素子と直列に接続された、負荷となる回路素子とを有してメモリセルが構成され、
前記記憶素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作を書き込みと定義し、前記記憶素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作を消去と定義したとき、
前記書き込みの際に、前記回路素子又は前記記憶素子に印加される電圧又は電流を制御することにより、前記書き込み後の前記記憶素子の抵抗値が、異なる複数のレベルに設定され、
前記記憶素子は、抵抗値が低い状態の前記複数のレベル及び前記消去後の抵抗値が高い状態に、それぞれ異なる情報が割り当てられ、
各前記メモリセルの前記記憶素子に対して、それぞれ3値以上の情報を記憶することが可能である
ことを特徴とする記憶装置。
IPC (1件)：
FI (2件)：
G11C11/15 140
, G11C11/15 150
