特許

J-GLOBAL ID：200903073293661793

駆動電流制御用CMOS出力バッファ回路

発明者： 柏倉 和弘
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平8-081340
公開番号（公開出願番号）：特開平9-270698
出願日： 1996年04月03日
公開日（公表日）： 1997年10月14日
要約：

【要約】【課題】 回路構成が簡易化され、高集積化が実現でき、出力バッファの駆動能力を伝送線路の特性インピーダンスに容易に整合させることができるる駆動電流制御用CMOS出力バッファ回路を提供する。【解決手段】 pMOSトランジスタ及びnMOSトランジスタの直列接続構成を含む複数の出力バッファ01〜04が並列に接続され、総ての出力バッファ01〜04の前段に入力電流の導通及び遮断を制御するスイッチ回路3を有し、スイッチ回路の制御信号が伝達された出力バッファ01〜04のみが動作して駆動電流を出力し、出力バッファ01〜04の出力の任意の組合せにより全体の駆動電流の制御が可能となっている。複数の出力バッファ01〜04がそれぞれ異なる値の駆動電流を出力するように設定されていてもよく、基準電流値を基準として等比級数的に設定されていることが好ましい。

請求項（抜粋）：

pMOSトランジスタ及びnMOSトランジスタの直列接続構成を含む複数の出力バッファが並列に接続され、総ての前記出力バッファの前段に入力電流の導通及び遮断を制御するスイッチ回路を有し、前記スイッチ回路の制御信号が伝達された前記出力バッファのみが動作して駆動電流を出力し、前記出力バッファの出力の任意の組合せにより全体の駆動電流の制御が可能な駆動電流制御用CMOS出力バッファ回路。

IPC (3件)：

H03K 19/0175 ,  H03K 17/12 ,  H03K 19/0948

FI (3件)：

H03K 19/00 101 F ,  H03K 17/12 ,  H03K 19/094 B

引用特許：

審査官引用 (2件)

• 出力バッファ回路
  公報種別：公開公報   出願番号：特願平5-094742   出願人：日本電気株式会社
• 特開平3-055913