特許

J-GLOBAL ID：200903073297876778

パワーオンリセット回路

発明者： 杉尾 賢一郎
出願人/特許権者： 沖電気工業株式会社 ,  株式会社 沖マイクロデザイン
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願2006-312538
公開番号（公開出願番号）：特開2008-131227
出願日： 2006年11月20日
公開日（公表日）： 2008年06月05日
要約：

【課題】2種類の電源電圧に対応するパワーオンリセット回路における貫通電流を防止する。【解決手段】外部からの電源電圧VDDを監視する監視部10から出力されるリセット信号RS1と、内部の電源電圧REGを監視する監視部20から出力されるリセット信号RS2の論理積をとってリセット信号RSTを出力する判定部30において、電源電圧VDDとノードN3の間に接続されて監視信号RS2で導通状態が制御されるPMOS33に直列にPMOS32を挿入し、このPMOS32の導通状態をリセット信号RSTで制御する。これにより、監視信号RS2が不安定になってPMOS33とNMOS35が同時にオンになっても、PMOS32がオフとなるので貫通電流は流れない。【選択図】図1

請求項（抜粋）：

外部から与えられる電源電圧で動作する第1の内部回路と該電源電圧から生成される内部電源電圧で動作する第2の内部回路を有する半導体集積回路において該第2の内部回路に起動時のパワーオンリセット信号を与えるパワーオンリセット回路であって、 前記電源電圧が所定のレベルに達したときに前記第1の内部回路をリセット状態から解除するための第1の監視信号を出力する第1の監視部と、前記内部電源電圧が所定のレベルに達したときに第2の監視信号を出力する第2の監視部と、前記電源電圧で動作し、前記第1及び第2の監視信号が出力されたときにリセット信号を出力する判定部と、前記内部電源電圧で動作し、前記リセット信号を該内部電源電圧のレベルに変換して前記パワーオンリセット信号として出力する出力部とを備え、 前記判定部は、 前記電源電圧と内部ノードの間に接続され、前記第1の監視信号で導通状態が制御される第1のPチャネルMOSトランジスタと、 前記電源電圧と内部ノードの間に直列に接続され、前記リセット信号及び前記第2の監視信号でそれぞれ導通状態が制御される第2及び第3のPチャネルMOSトランジスタと、 前記内部ノードと接地電位の間に直列に接続され、前記第1及び第2の監視信号でそれぞれ導通状態が制御される第1及び第2のNチャネルMOSトランジスタと、 前記内部ノードの信号を反転して前記リセット信号を出力するインバータとで、 構成したことを特徴とするパワーオンリセット回路。

IPC (5件)：

H03K 17/22 ,  H03K 17/16 ,  G06F 1/24 ,  H01L 21/822 ,  H01L 27/04

FI (4件)：

H03K17/22 E ,  H03K17/16 L ,  G06F1/00 351 ,  H01L27/04 F

Fターム (31件)：

5B054BB01 ,  5B054DD02 ,  5F038BB04 ,  5F038DF01 ,  5F038DT12 ,  5F038EZ20 ,  5J055AX27 ,  5J055BX42 ,  5J055CX07 ,  5J055DX22 ,  5J055DX56 ,  5J055DX61 ,  5J055DX62 ,  5J055DX72 ,  5J055DX73 ,  5J055DX83 ,  5J055EX02 ,  5J055EX07 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ01 ,  5J055EZ07 ,  5J055EZ25 ,  5J055EZ51 ,  5J055FX05 ,  5J055FX18 ,  5J055FX20 ,  5J055FX37 ,  5J055GX01 ,  5J055GX04 ,  5J055GX05

引用特許：

出願人引用 (1件)

• パワーオンリセット回路
  公報種別：公開公報   出願番号：特願2003-399324   出願人：松下電器産業株式会社