特許
J-GLOBAL ID:200903073480342464

薄膜トランジスタの封止方法

発明者:
出願人/特許権者:
代理人 (5件): 青木 篤 ,  石田 敬 ,  古賀 哲次 ,  永坂 友康 ,  西山 雅也
公報種別:公表公報
出願番号(国際出願番号):特願2006-523830
公開番号(公開出願番号):特表2007-512680
出願日: 2004年06月10日
公開日(公表日): 2007年05月17日
要約:
ゲート電極と、ゲート誘電体と、ソースおよびドレイン電極と、半導体層とを含む薄膜トランジスタを提供する工程と、封止材料をアパーチャマスクのパターンを通して前記半導体層の少なくとも一部の上に蒸着する工程とを含む、薄膜トランジスタの封止方法。
請求項(抜粋):
(a)ゲート電極と、ゲート誘電体と、ソースおよびドレイン電極と、半導体層とを含む薄膜トランジスタを提供する工程と、 (b)封止材料をアパーチャマスクのパターンを通して前記半導体層の少なくとも一部の上に蒸着する工程と、 を含む、薄膜トランジスタの封止方法。
IPC (10件):
H01L 29/786 ,  H01L 21/336 ,  H01L 51/05 ,  H01L 51/40 ,  H01L 21/312 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 21/363 ,  C23C 14/04 ,  C23C 14/24
FI (12件):
H01L29/78 619A ,  H01L29/78 618B ,  H01L29/78 613Z ,  H01L29/78 627B ,  H01L29/28 100A ,  H01L29/28 310J ,  H01L21/312 A ,  H01L21/316 X ,  H01L21/318 B ,  H01L21/363 ,  C23C14/04 A ,  C23C14/24 G
Fターム (84件):
4K029AA09 ,  4K029AA24 ,  4K029BA05 ,  4K029BA17 ,  4K029BA44 ,  4K029BB02 ,  4K029BB03 ,  4K029BD01 ,  4K029CA01 ,  4K029DB03 ,  4K029DB05 ,  4K029DB14 ,  4K029HA01 ,  5F058AB06 ,  5F058AF01 ,  5F058AH01 ,  5F058AH03 ,  5F058BB06 ,  5F058BC02 ,  5F058BC03 ,  5F058BC08 ,  5F058BD04 ,  5F058BD05 ,  5F058BD10 ,  5F058BF01 ,  5F058BJ01 ,  5F058BJ04 ,  5F103AA01 ,  5F103DD25 ,  5F103HH04 ,  5F103LL13 ,  5F103PP18 ,  5F110AA16 ,  5F110AA26 ,  5F110BB01 ,  5F110BB03 ,  5F110BB05 ,  5F110CC03 ,  5F110DD01 ,  5F110DD02 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE09 ,  5F110EE14 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF05 ,  5F110FF09 ,  5F110FF22 ,  5F110FF27 ,  5F110GG01 ,  5F110GG02 ,  5F110GG04 ,  5F110GG05 ,  5F110GG15 ,  5F110GG25 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN28 ,  5F110NN33 ,  5F110QQ01 ,  5F110QQ06 ,  5F110QQ09
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る