特許
J-GLOBAL ID:200903073489955990
薄膜トランジスタおよびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-302331
公開番号(公開出願番号):特開2001-127296
出願日: 1999年10月25日
公開日(公表日): 2001年05月11日
要約:
【要約】【課題】逆スタガ型でチャネルエッチタイプのTFTにおいて、Roff を高くする。【解決手段】TFTが形成される非晶質シリコン膜アイランド115aaにはO2 リーク層112aが設けられているため、チャネルエッチ部117aの形成時にこのO2 リーク層112aがエッチングのストッパとして機能し、アンドープの非晶質シリコン層111aaの膜厚を薄くすることが容易になる。
請求項(抜粋):
ゲート電極およびゲート配線が表面に設けられたガラス基板は該ゲート電極およびゲート配線を含めてゲート絶縁膜により覆われて、該ゲート絶縁膜の表面には積層構造のシリコン膜アイランドが設けられ、前記シリコン膜アイランドは、前記ゲート絶縁膜の表面を直接に覆うアンドープの第1のシリコン層,該第1のシリコン層の表面に酸素を含んで設けらた第2のシリコン層(O2 リーク層)および該第2のシリコン層の表面に設けられたn+ 型の第3のシリコン層から構成されて、前記シリコン膜アイランドを含めて前記ゲート絶縁膜の表面にはソース配線,ソース電極およびドレイン電極が設けられ、該シリコン膜アイランドの前記第3のシリコン層が該ソース電極およびドレイン電極に自己整合的に除去されてなることを特徴とする薄膜トランジスタ。
IPC (5件):
H01L 29/786
, H01L 21/205
, H01L 21/336
, H01L 21/316
, H01L 21/318
FI (9件):
H01L 21/205
, H01L 21/316 M
, H01L 21/316 X
, H01L 21/318 B
, H01L 29/78 616 U
, H01L 29/78 616 L
, H01L 29/78 617 U
, H01L 29/78 618 A
, H01L 29/78 627 C
Fターム (62件):
5F045AA08
, 5F045AB04
, 5F045AC01
, 5F045AC15
, 5F045AC19
, 5F045BB14
, 5F045BB16
, 5F045CA15
, 5F045DA52
, 5F045DA68
, 5F058BB04
, 5F058BB07
, 5F058BD02
, 5F058BD04
, 5F058BD10
, 5F058BF07
, 5F058BF23
, 5F058BF29
, 5F058BF30
, 5F058BJ10
, 5F110AA04
, 5F110AA05
, 5F110AA08
, 5F110BB01
, 5F110CC07
, 5F110DD02
, 5F110DD03
, 5F110EE03
, 5F110EE04
, 5F110EE23
, 5F110EE44
, 5F110FF02
, 5F110FF03
, 5F110FF09
, 5F110FF28
, 5F110FF29
, 5F110FF30
, 5F110FF32
, 5F110GG02
, 5F110GG13
, 5F110GG15
, 5F110GG19
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG35
, 5F110GG39
, 5F110GG45
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK09
, 5F110HK16
, 5F110HK25
, 5F110HK27
, 5F110HK33
, 5F110HL07
, 5F110HM18
, 5F110NN02
, 5F110QQ03
, 5F110QQ04
, 5F110QQ09
引用特許:
出願人引用 (11件)
-
特開昭61-005578
-
特開昭61-281555
-
特開平1-209764
-
特開平3-283466
-
特開平4-186880
-
特開昭62-213278
-
特開昭63-308384
-
特開平3-217027
-
特開平2-260661
-
薄膜トランジスタ及びその製造方法
公報種別:公開公報
出願番号:特願平7-139706
出願人:株式会社フロンテック
-
特開昭64-057755
全件表示
審査官引用 (9件)
全件表示
前のページに戻る