構造化データの多重ATM/STM変換装置

発明者：
出願人/特許権者：
代理人 (1件)：若林忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-138173
公開番号（公開出願番号）：特開平8-331149
出願日： 1995年06月05日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】 ITU勧告I.363の構造化データ転送によるATMセルをデセル化して、速度が64kbps×n(n:任意の自然数)で表される複数のSTMフレームを再生し、かつ、デセル化に伴うバッファ量を最少にできるアーキテクチャーを構成する。【構成】 AAL1処理部と、ATMセルのペイロードを連鎖リストのキューにより格納し、そのリンクリスト内のポインターも格納する共有バッファ部102と、102への書き込みアドレスを管理する書き込み制御部と、102への読みだしアドレスを管理する読みだし制御部と、102内における空きセルアドレスのリストを管理する空きセルアドレスFIFO部と、102の初期化処理を行うバッファ初期化制御部と、STM信号のフレーム位置をモニターするフレーム位置検出部と、STM側チャネル配置とATM側VPCを関連づけるCM部を設けたものである。

請求項（抜粋）：

フレーム周期に時分割多重化された複数のチャネルをもつSTM信号のチャネル毎の情報をセル単位で転送するATMセルを元のSTM信号に変換するATM/STM変換回路であって、前記ATMセルを入力し、そのATMセルに、ITU勧告I.363の構造化データ転送のプロトコルによりSAR/CSレイヤの処理を行い、その結果の一つとしてSTMフレームのフレーム箇所と仮想パス識別子を抽出して当該ATMセルを出力するAAL1処理部101と、前記ATMセルのセル転送遅延ゆらぎを吸収するために、該ATMセルを仮想パス毎に格納するセルバッファ手段と、前記セルバッファ手段中の、各々の仮想パスを格納する区域をセルブロックとするとき、AAL1処理部が抽出した仮想パス番号をもつATMセルを前記セルバッファ手段へ書き込むためのセルブロックアドレスを制御する書き込み制御部と、ATMセルの仮想パスの、STMフレームへのチャネル配置が蓄積され、前記セルバッファ手段から次に読み出されるべき仮想パスを指定する情報が、STM網のフレーム条件に合わせて読み出されるコントロールメモリ部と、セルバッファ手段への読みだしアドレスを管理し、コントロールメモリ部の出力によって指定される仮想パスを、セルバッファ手段から読みだす読みだし制御部と、書き込み制御部と読みだし制御部からそれぞれ書き込みおよび読みだしの発生を通知する信号を入力して前記セルバッファ手段に蓄積されている情報量を監視し、該情報量が所定の条件を満たした時、バッファ初期化処理を行うバッファ初期化制御部とを有する多重ATM/STM装置において、前記セルバッファ手段は、AAL1処理部から受信したATMセルのペイロードを仮想パス毎に格納する複数のキューを有し、かつ、各々のキューを構成するセルブロックのバッファ量が、各々のキューのバッファ量の総和が伝送路容量に依存して定まる所定値に等しいという条件の下で、相互に独立に設定される共有バッファとして構成されていることを特徴とする構造化データの多重ATM/STM変換装置。

IPC (4件)：

H04L 12/28 , H04J 3/06 , H04L 7/08 , H04Q 3/00

FI (4件)：

H04L 11/20 D , H04J 3/06 C , H04L 7/08 Z , H04Q 3/00

引用特許：

審査官引用 (3件)

特開平4-157943
セル逆変換装置
公報種別：公開公報出願番号：特願平5-238255 出願人：株式会社東芝
特開平4-058646

前のページに戻る