特許
J-GLOBAL ID:200903073715721077

電界放出デバイス

発明者:
出願人/特許権者:
代理人 (1件): 脇 篤夫 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-175408
公開番号(公開出願番号):特開2001-006522
出願日: 1999年06月22日
公開日(公表日): 2001年01月12日
要約:
【要約】【課題】 MOS-EFT駆動型の電界放出デバイスにおいて、シリコン基板上に形成されたMOS-FETの実効チャネル長を長くすることによってソース/ドレイン間の耐圧を向上すると共に、微細化加工ができるようにする。【解決手段】 複数個のエミッタを島状の結合したブロック200に対して第1,及び第2のゲート電極202.203を形成すると共に、ブロック200とゲート電極202,203の直下に形成されるチャネルを分割するようにチャネルコントロール電極205を設けている。ドレイン電極となるブロック200のエミッタゲート層104に電圧を印加すると、その直下に反転層が広がり、ソース電極204との間に電子、または正孔が移動できるチャネルが構成されるが、チャネルコントロール電極205によって、この反転層がソース電極部に及ぶことを防止すると共に、微細構造に関わらず実効チャネル長が長くなり、ソース.ドレイン間の耐圧が向上し、ゲートオフリークが少なくなることにより誤動作を生じないようにすることができる。
請求項(抜粋):
シリコン基板の一部エッチングにより形成された少なくとも1つ以上のエミッタと、該エミッタと絶縁層を介して対峙しているエミッタゲート層を有し、該エミッタゲート層への印加電圧に応じて前記エミッタから電界放出がなされるように構成された電界放出素子と、前記電界放出素子から所定の距離離間した位置に配置されているソース電極と前記ソース電極と前記電界放出素子の中間に配置されている少なくとも1個のゲート電極を備え、前記電界放出素子のエミッタをドレインとし、前記ソース電極との間に形成されるチャネルに流れる電流を前記ゲート電極に印加される電圧によって制御する電界放出デバイスにおいて、前記チャネルが形成される領域にチャネルコントロール電極部が形成されていることを特徴とする電界放出デバイス。
引用特許:
審査官引用 (5件)
  • 冷電子放出素子
    公報種別:公開公報   出願番号:特願平8-067630   出願人:工業技術院長
  • 特開平2-194560
  • 特開昭52-115664
全件表示

前のページに戻る