特許

J-GLOBAL ID：200903073769108486

メモリアクセス制御方式

発明者： 尾田 眞也
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-279133
公開番号（公開出願番号）：特開平10-124383
出願日： 1996年10月22日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 メモリアクセスの高速化手法を切り替えて使うことによりメモリアクセスの更なる高速化を可能にしたメモリアクセス制御方式を提供すること。【解決手段】 メモリアクセスのアクセス種別に関する情報をアドレス情報に付加情報として付加してCPU1から出力させる。前記付加情報を付加情報デコード部21でアクセス種別毎にデコードする。前記デコード部の出力にしたがいアクセス種別判断部22がアクセス種別毎に高速化手法を決定する。こうして決定された高速化手法を使いメモリタイミング制御部23が前記メモリアクセスの実行タイミングを制御する。

請求項（抜粋）：

メモリに対するアクセスを制御するメモリアクセス制御方式において、アクセスすべきデータに関する情報をアドレス情報に付加情報として付加してCPUから出力させ、メモリ制御部で前記付加情報を参照して前記メモリの高速動作モードを決めるようにしたことを特徴とするメモリアクセス制御方式。

IPC (2件)：

G06F 12/02 550 ,  G06F 12/02 560

FI (2件)：

G06F 12/02 550 B ,  G06F 12/02 560 A

引用特許：

審査官引用 (4件)

• キヤツシユ制御装置
  公報種別：公開公報   出願番号：特願平3-168607   出願人：日本電気株式会社
• 特開昭64-019457
  
• 特開昭64-019457
  
• 特開昭63-008851