特許
J-GLOBAL ID:200903073954218670

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 紋田 誠 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-351822
公開番号(公開出願番号):特開2001-168270
出願日: 1999年12月10日
公開日(公表日): 2001年06月22日
要約:
【要約】【課題】 チップオンチップ方式による一体化構成の半導体装置において、親チップである第2の半導体集積回路装置とこれを搭載する基板との間のリードワイヤーを不要とし、チップオンチップ方式による一体化構成の半導体装置をチップ・サイズド・パッケージCSP可能とし、より小さく実装すること。【解決手段】 基板上の中央部に寸法の小さい第1の半導体集積回路装置すなわち子チップを載置し、この子チップと寸法の大きい第2の半導体集積回路装置すなわち親チップを積層するよう配置し、子チップと親チップ間及び親チップと基板との電気的接続を、バンプにより直接に、或いは異方性導電膜を介在して行う。
請求項(抜粋):
一面側に接続用電極が設けられた基板と、この基板の接続用電極が設けられた面であって該接続用電極の存在しない部分に配置され、この基板と接する面の他面側に接続用電極が形成された第1の半導体集積回路装置と、一面側に、前記基板の接続用電極及び前記第1の半導体集積回路装置の接続用電極に対向するように接続用電極が設けられた第2の半導体集積回路装置と、を備え、一体化構成されたことを特徴とする半導体装置。
IPC (3件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
引用特許:
出願人引用 (3件)
  • 特開昭50-036086
  • 特開昭59-094441
  • 対向マルチチップ用パッケージ
    公報種別:公開公報   出願番号:特願平11-022264   出願人:ユナイテッドマイクロエレクトロニクスコープ
審査官引用 (5件)
  • 特開昭50-036086
  • 特開昭50-036086
  • 特開昭59-094441
全件表示

前のページに戻る