特許
J-GLOBAL ID：200903073973346400

アクセス制御装置

発明者：
田中 伸幸

田中 伸幸 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願2000-203784
公開番号（公開出願番号）：特開2002-024164
出願日： 2000年07月05日
公開日（公表日）： 2002年01月25日
要約：
【要約】【課題】 CPUが、データバスサイズが自身よりも大きく且つ時間の経過に伴ってデータ値が変化するデータ出力回路からデータを読み出そうとする場合に、そのデータの信頼性を確保することができるアクセス制御装置を提供する。【解決手段】 データバスサイズが16ビットのCPU1が、データバスサイズ32ビットのフリーランタイマ5より出力されるデータを全て読み出そうとする場合、アドレスデコーダ3は、CPU1が上位側16ビットを読み出すリードアクセスにおいて、フリーランタイマ5が出力する下位16ビットのデータをレジスタ23によって保持させる。そして、その保持させたデータを、CPU1が下位側16ビットのリードアクセスを行う場合にCPU1のデータバス4に出力させる。
請求項（抜粋）：
データバスサイズXのCPUが、時間の経過に伴ってデータ値が変化するデータバスサイズY(X<Y,X,Yは自然数)のデータ出力回路に対して行うアクセスを制御するアクセス制御装置において、前記データ出力回路より出力されるデータを、Xビット以内のバスサイズで保持するように構成される1つ以上の出力データ保持回路と、前記CPUが、前記データ出力回路より出力されるデータを全て読み出そうとする場合に、該CPUが行う最初のリードアクセスにおいて前記データ出力回路の出力データを前記出力データ保持回路により少なくとも(Y-X)ビット保持させ、前記CPUによる読み出し要求に応じて、該出力データ保持回路が保持しているデータを前記CPUのデータバスに出力させるように構成されるアクセス制御回路とを備えてなることを特徴とするアクセス制御装置。
IPC (3件)：
G06F 13/36 320 ,  G06F 9/34 320 ,  G06F 12/04 510
FI (3件)：
G06F 13/36 320 B ,  G06F 9/34 320 B ,  G06F 12/04 510 B
Fターム (8件)：
5B033AA10 ,  5B033DC02 ,  5B033DD01 ,  5B060MB08 ,  5B061FF02 ,  5B061RR02 ,  5B061RR03 ,  5B061RR05
引用特許：
審査官引用 (1件)
  • カウンタ制御方式
    公報種別：公開公報   出願番号：特願平3-302211   出願人：富士通株式会社, 株式会社ピーエフユー

前のページに戻る

TOP

BOTTOM