特許

J-GLOBAL ID：200903074006326454

半導体装置および半導体装置の製造方法

発明者： 加藤 樹理
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 森 哲也 ,  内藤 嘉昭 ,  崔 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2004-245189
公開番号（公開出願番号）：特開2006-066510
出願日： 2004年08月25日
公開日（公表日）： 2006年03月09日
要約：

【課題】 絶縁層上に形成された半導体層の膜厚がばらついた場合においても、半導体層に注入される不純物濃度のばらつきを抑制できるようにする。【解決手段】 イオン通過膜4を半導体層3上に堆積し、イオン通過膜4を通して異なるエネルギーで不純物のイオン注入IP1〜IP4を半導体層3に行うことにより、不純物濃度のトータルのピークP1が半導体層3の深さ方向の全体に渡って平坦化されるように、半導体層3に不純物を分布させ、半導体層3に注入された不純物の濃度を均一化する。【選択図】 図1

請求項（抜粋）：

絶縁体上に形成された半導体層と、 濃度のピークの深さ方向の広がりが前記半導体層の膜厚より大きくなるように前記半導体層に導入された不純物と、 前記半導体層上に形成されたゲート電極と、 前記ゲート電極の側方に配置され、前記半導体層に形成されたソース/ドレイン層とを備えることを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 21/265 ,  H01L 21/336

FI (4件)：

H01L29/78 618F ,  H01L21/265 F ,  H01L21/265 Q ,  H01L29/78 627G

Fターム (34件)：

5F110AA01 ,  5F110AA09 ,  5F110AA30 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110EE09 ,  5F110EE32 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG32 ,  5F110GG33 ,  5F110GG37 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HM15 ,  5F110PP01 ,  5F110PP33 ,  5F110QQ11

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-118010   出願人：シャープ株式会社