特許
J-GLOBAL ID：200903074046003305

フラッシュメモリ搭載型シングルチップマイクロコンピュータ

発明者：
長濱 憲一

長濱 憲一 について


出願人/特許権者：
エヌイーシーマイクロシステム株式会社

エヌイーシーマイクロシステム株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-390958
公開番号（公開出願番号）：特開2002-189708
出願日： 2000年12月22日
公開日（公表日）： 2002年07月05日
要約：
【要約】【課題】フラッシュメモリ内のプログラムコードのセキュリティを一層向上させ、且つブート領域を内含するブロックのプログラムコードの変更が可能なシングルチップマイコンを提供する。【解決手段】フラッシュメモリ2の各メモリブロックにブロック消去フラグ27-1〜27-nを備える。ブロック消去フラグは、それに対応するメモリブロックが消去状態であるか書き込み状態であるかを保持するフラグであり、シングルチップマイコン1のブート領域を含まないメモリブロックがすべて消去状態であるときにのみブート領域を含むブロックの消去を許可するブートブロック消去制御回路12を備える。
請求項（抜粋）：
ユーザプログラムを格納する第1領域と、該第1領域に格納された情報の消去の禁止または許可を指定する消去禁止フラグおよび前記第1領域が消去済みであるかを示すブロック消去フラグを含む管理情報を格納する第2領域とがそれぞれに配設されたメモリブロックをN個(N≧2の正整数)有するフラッシュメモリと、N個のメモリブロックのうち第1のメモリブロックの消去禁止フラグが許可状態で且つ第2のメモリブロックから第Nのメモリブロックまでのすべてのブロック消去フラグがそれぞれのメモリブロックの第1領域が消去済みであることを示す状態であるときに第1のメモリブロックの第1領域の消去を許可する信号をCPUへ出力するプログラミング制御回路とを備えることを特徴とするフラッシュメモリ搭載型シングルチップマイクロコンピュータ。
IPC (2件)：
G06F 15/78 510 ,  G11C 16/02
FI (2件)：
G06F 15/78 510 A ,  G11C 17/00 601 P
Fターム (4件)：
5B025AD14 ,  5B025AE10 ,  5B062AA07 ,  5B062CC01
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM