特許
J-GLOBAL ID:200903074084887519

エラー閉じ込めノード・クラスタ

発明者:
出願人/特許権者:
代理人 (1件): 上野 英夫
公報種別:公開公報
出願番号(国際出願番号):特願平9-243744
公開番号(公開出願番号):特開平10-124469
出願日: 1997年09月09日
公開日(公表日): 1998年05月15日
要約:
【要約】【課題】並列システムでは、システム内の任意のプロセッサ上で実行中の任意の処理が、その全システムの中の任意の場所の任意のメモリにアクセスできる大域的な共用メモリ環境が用いられる。共用メモリを用いるシステムにおいてはエラーの閉じ込めが困難である問題がある。【解決手段】本発明では、上記課題をノード群に区分される大域的に共用されるメモリを有する多ノードシステムを構成することによって解決する。各群内で整合性のあるメモリの共用が行なわれる。各群の間の通信はメッセージ送出プロトコルを介して行なわれる。
請求項(抜粋):
行および列を有する2次元ノード配列を有し、各ノードは少なくとも1つのプロセッサと少なくとも1つのメモリ素子を有する多重プロセッサ・コンピュータ・システムであって、前記行および前記列のうちの一方にしたがって前記配列を区分することによって形成され、それぞれが少なくとも2つのノードを有する複数のクラスタからなり、前記クラスタ内のノード間の通信は前記メモリ素子を共用することによって実行され、前記クラスタ間の通信はメッセージ送出によって実行されることを特徴とする多重プロセッサ・コンピュータ・システム。
IPC (2件):
G06F 15/16 390 ,  G06F 15/167
FI (2件):
G06F 15/16 390 T ,  G06F 15/16 310 M
引用特許:
審査官引用 (10件)
  • ノード間結合方式
    公報種別:公開公報   出願番号:特願平5-349337   出願人:株式会社東芝, 技術研究組合新情報処理開発機構
  • 特開昭60-140457
  • 演算プロセッサ回路装置
    公報種別:公開公報   出願番号:特願平5-150971   出願人:日本電気エンジニアリング株式会社
全件表示

前のページに戻る