特許

J-GLOBAL ID：200903074137336714

半導体素子およびその製造方法ならびに半導体基板の製造方法

発明者： 澤木 宣彦 ,  小出 典克 ,  古川 勝紀
出願人/特許権者： 澤木 宣彦 ,  シャープ株式会社
代理人 (1件)： 深見 久郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-112821
公開番号（公開出願番号）：特開2002-246646
出願日： 2001年04月11日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】 原子レベルでの平坦性を良くすることで界面の急峻性を向上し、優れた光電特性を有する半導体素子を提供する。【解決手段】 本発明に係る半導体素子は、シリコン基板と、シリコン基板の主面上に形成された一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層とを有し、シリコン基板は、このシリコン基板の主面より、62度の傾斜した面か、もしくはこの面から任意の方向に3度以内の範囲で傾いた面を斜面として有する溝を備え、化合物半導体層は前記斜面上に形成される。

請求項（抜粋）：

シリコン基板と、前記シリコン基板の主面上に形成された一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層とを有する半導体素子であって、前記シリコン基板は、前記シリコン基板の主面より、62度の傾斜した面か、もしくはこの面から任意の方向に3度以内の範囲で傾いた面を斜面として有する溝を備え、前記化合物半導体層は前記斜面上に形成されていることを特徴とする半導体素子。

IPC (3件)：

H01L 33/00 ,  H01L 21/203 ,  H01L 21/205

FI (3件)：

H01L 33/00 C ,  H01L 21/203 M ,  H01L 21/205

Fターム (34件)：

5F041AA40 ,  5F041CA05 ,  5F041CA33 ,  5F041CA34 ,  5F041CA40 ,  5F041CA57 ,  5F041CA65 ,  5F041CA74 ,  5F045AA02 ,  5F045AA04 ,  5F045AB09 ,  5F045AB14 ,  5F045AB17 ,  5F045AB18 ,  5F045AC08 ,  5F045AC12 ,  5F045AC15 ,  5F045AC19 ,  5F045AD11 ,  5F045AD12 ,  5F045AF03 ,  5F045AF11 ,  5F045AF13 ,  5F045DA55 ,  5F045DB02 ,  5F045DB09 ,  5F045HA06 ,  5F103AA04 ,  5F103DD01 ,  5F103GG01 ,  5F103HH03 ,  5F103KK10 ,  5F103LL01 ,  5F103RR06

引用文献：

審査官引用 (1件)

• Selective growth of GaN microstructures on (111) facets of a (001) Si substrate by MOVPE