特許
J-GLOBAL ID：200903074190124451
プロセッサでのデータ処理方法及びデータ処理システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴木 正剛 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-079357
公開番号（公開出願番号）：特開2002-351850
出願日： 2002年03月20日
公開日（公表日）： 2002年12月06日
要約：
【要約】【課題】 広帯域ネットワークを介する高速処理用コンピュータ・アーキテクチャとプログラミング・モデルが提供される。【解決手段】 上記アーキテクチャは、均一なモジュラー構造と、共通のコンピューティング・モジュールと、均一なソフトウェア・セルとを用いる。共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。共用メイン・メモリからのデータの調整された読み出しと書き込みを処理ユニットによって行うための同期システムと方法とが提供される。
請求項（抜粋）：
プロセッサでのデータ処理方法であって、前記プロセッサは、少なくとも1つの処理ユニットと、前記1つの処理ユニットに関連付けられた第1ローカル・メモリと、メイン・メモリとを有し、前記メイン・メモリは、複数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられるとともに前記メモリ・ロケーションに格納されたデータのステータス状態に関する状態情報の格納専用の追加メモリ・セグメントを含み、前記ステータス状態は、第1ステータスと第2ステータスとを有するように成す前記データ処理方法において、前記1つの処理ユニットからの指示に応答して、前記第1ローカル・メモリから、前記1つのメモリ・ロケーションへの第1データの書き込みを開始するステップと、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報を評価するステップと、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態を示す場合は、前記第1データの書き込みを禁止するステップと、を有することを特徴とする方法。
IPC (7件)：
G06F 15/167
, G06F 9/54
, G06F 12/14 310
, G06F 15/16 610
, G06F 15/16 620
, G06F 15/16 640
, G06F 15/177 682
G06F 15/167 A
, G06F 12/14 310 K
, G06F 15/16 610 F
, G06F 15/16 620 B
, G06F 15/16 640 B
, G06F 15/177 682 B
, G06F 9/06 640 B
5B017AA01
, 5B017BA06
, 5B017CA15
, 5B017CA16
, 5B045BB12
, 5B045BB28
, 5B045GG06
, 5B045GG08
, 5B045GG12
, 5B076DD01
