特許
J-GLOBAL ID：200903074232912765
複数プロセッサ・システムのための論理アドレス・バス・アーキテクチャ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-234447
公開番号（公開出願番号）：特開平9-179838
出願日： 1996年09月04日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】 処理装置を最小の負荷的影響により追加することを可能にし、修復テストの間に、市場交換可能ユニットの選択的分離を容易にするバス・アーキテクチャを提供する。【解決手段】 複数処理装置コンピュータ・システムにおいて、物理アドレス/コマンド・バスにより実行される機能を、論理バス・アーキテクチャが能動装置により実現する。論理バスが電気的負荷及び関連する周波数制限を取り除き、物理アドレス/コマンド・バスに接続されるシステム資源、処理装置の数が増すときに、物理バスを特徴付ける。アドレス/コマンド・バスが個々にまたはグループとして、アドレス再同報装置のポートに接続される。この装置もコンピュータ・システム・アービタからバス・マスタ情報を受信する。アービタ情報は、様々な処理装置のアドレス/コマンド・バス上で信号が実際に伝送される以前に使用可能であるので、アドレス再同報装置内の双方向信号路が、アービタにより規定される処理装置間のマスタ-スレーブ信号フローに適合するように、選択的に構成される。
請求項（抜粋）：
各々が複数の信号線を有する複数の処理装置と、前記複数の処理装置からマスタ処理装置を識別するアービトレーション手段と、前記複数の処理装置の前記信号線に接続され、信号を選択的に受信及び再同報する信号再同報手段であって、再同報信号の選択が前記アービトレーション手段による前記マスタ処理装置の識別に応答する、前記信号再同報手段と、を含む、論理バス・アーキテクチャ。
IPC (3件)：
G06F 15/16 470
, G06F 11/22 360
, G06F 13/14 320
G06F 15/16 470 S
, G06F 11/22 360 N
, G06F 13/14 320 H
