特許
J-GLOBAL ID：200903074301491025
リングレジスタ制御型遅延固定ループ及びその制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
長谷 照一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-245735
公開番号（公開出願番号）：特開2003-069424
出願日： 2001年08月13日
公開日（公表日）： 2003年03月07日
要約：
【要約】【課題】 少数の単位遅延素子をリング型に具現することによって、レイアウトの面積を減らしながらも必要な時間の遅延量を確保することができるリングレジスタ制御型遅延固定ループ及びその制御方法を提供する。【解決手段】 本発明は、内部クロック信号と出力クロック信号との位相を比較し、前記信号を同期させるための制御信号を発生する位相検出手段と、前記位相検出手段から出力される制御信号を利用して前記内部クロック信号に対する微細遅延を行ったり前記制御信号をバイパスさせる微細遅延手段と、前記バイパスされた制御信号を利用して前記微細遅延手段から出力される遅延された内部クロック信号に対する粗(coarse)遅延を行うように複数の粗単位遅延素子がリング型に連結された粗遅延手段と、前記粗遅延手段における粗遅延が要求されるだけ発生した場合、前記出力クロック信号を発生させる出力クロック信号発生手段と、前記出力クロック信号を所定時間遅延させて出力させる遅延モデルとを含む
請求項（抜粋）：
内部クロック信号と出力クロック信号との位相を比較し、前記信号を同期させるための制御信号を発生する位相検出手段と、前記位相検出手段から出力される制御信号を利用して前記内部クロック信号に対する微細遅延を行ったり前記制御信号をバイパスさせる微細遅延手段と、前記バイパスされた制御信号を利用して前記微細遅延手段から出力される遅延された内部クロック信号に対する粗(coarse)遅延を行うように複数の粗単位遅延素子がリング型に連結された粗遅延手段と、前記粗遅延手段における粗遅延が要求されるだけ発生した場合、前記出力クロック信号を発生させる出力クロック信号発生手段と、前記出力クロック信号を所定時間遅延させて出力させる遅延モデルとを含むことを特徴とするリングレジスタ制御型遅延固定ループ。
IPC (4件)：
H03L 7/081
, G06F 1/10
, G11C 11/407
, H03K 5/135
H03K 5/135
, H03L 7/08 J
, G11C 11/34 362 S
, G11C 11/34 354 C
, G06F 1/04 330 A
5B079BC03
, 5B079CC02
, 5B079CC14
, 5B079DD06
, 5B079DD08
, 5B079DD20
, 5J001BB00
, 5J001BB10
, 5J001BB12
, 5J001BB14
, 5J001BB21
, 5J001BB23
, 5J001BB24
, 5J001CC00
, 5J001DD04
, 5J106AA04
, 5J106CC21
, 5J106CC59
, 5J106DD24
, 5J106GG10
, 5J106HH02
, 5J106KK38
, 5J106KK39
, 5M024AA20
, 5M024AA27
, 5M024AA40
, 5M024AA56
, 5M024AA70
, 5M024BB27
, 5M024BB30
, 5M024BB40
, 5M024DD83
, 5M024GG01
, 5M024GG02
, 5M024HH11
, 5M024JJ03
, 5M024JJ34
, 5M024JJ38
, 5M024PP01
, 5M024PP02
, 5M024PP07
, 5M024PP10
出願人引用 (2件)
-
内部クロック発生回路
公報種別：公開公報
出願番号：特願2000-049695
出願人：沖電気工業株式会社
-
クロック信号遅延装置
公報種別：公開公報
出願番号：特願平11-005028
出願人：エルジイ・セミコン・カンパニイ・リミテッド
審査官引用 (2件)
-
内部クロック発生回路
公報種別：公開公報
出願番号：特願2000-049695
出願人：沖電気工業株式会社
-
クロック信号遅延装置
公報種別：公開公報
出願番号：特願平11-005028
出願人：エルジイ・セミコン・カンパニイ・リミテッド
前のページに戻る
