特許

J-GLOBAL ID：200903074303199305

半導体集積回路

発明者： 松熊 茂一
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-059690
公開番号（公開出願番号）：特開平7-270493
出願日： 1994年03月30日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】 被テスト回路中のノードの論理状態の強制設定の容易化を図り、テスト作業能率を向上する。【構成】 テストデータ記憶回路2は、被テスト回路中のノードAからモニタされる論理状態、あるいは、該ノードAに対して強制設定する論理状態を一時保持する。テストデータ入出力スイッチ3は、プローブ線Pの信号にて、前記テストデータ記憶回路2側とセンス線Sとの間を、オンオフする。該テストデータ入出力スイッチ3をオンとし、前記ノードAの論理状態を前記センス線Sを経て外部からモニタできる。又、前記テストデータ記憶回路2へ外部から書き込んだ論理状態にて、該テストデータ入出力スイッチ3がオフとなっても、前記ノードAの論理状態を強制設定することができる。

請求項（抜粋）：

被テスト回路中のノードからテストモニタされる論理状態、あるいは、該ノードに対して強制設定する論理状態を一時保持するテストデータ記憶回路と、その一方の接点が前記テストデータ記憶回路に接続され、その他方の接点が複数のセンス線のうちの1本に接続され、その切替選択入力が複数のプローブ線のうちの1本に接続され、該切替選択入力へと入力される信号に従って、前記一方の接点と前記他方の接点との間をオンオフするテストデータ入出力スイッチとを備えたことを特徴とする半導体集積回路。

IPC (5件)：

G01R 31/28 ,  G06F 11/22 330 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

G01R 31/28 V ,  H01L 27/04 T

引用特許：

審査官引用 (3件)

• 特開平4-324199
  
• 特開平2-247891
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-290753   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社